数字逻辑第3次实验报告..docVIP

数字逻辑实验报告三 年级、专业、班级 计算机科学与技术6班 姓名 李航 实验题目 编码器实验 实验时间 2014.5.21 实验地点 DS1410 实验成绩 实验性质 √验证性 □设计性 □综合性 教师评价： □算法/实验过程正确； □源程序/实验内容提交 □程序结构/实验步骤合理； □实验结果正确； □语法、语义正确； □报告规范； 其他： 评价教师签名： 一、实验目的 1．学习TD-DS-MAXⅡ 扩展板的使用方法；2．熟悉QuartusⅡ 集成环境的使用方法；3．掌握编码器的工作原理，学习使用VHDL 语言设计的方法。 二、实验项目内容 本实验使用VHDL语言设计一个8线-3线优先编码器，进行仿真、引脚分配并下载到MAXII进行功能验证。 三、实验过程或算法（源程序） 2.1. 1．QuartusⅡ软件，选择菜单File→New Projectwi Wizard 建立一个新工程。工程名称及顶层 文件名称为CODER ，器件设置对话框中选择EPM240T100C5 芯片，完成新工程的建立。 2．选择File→New 菜单，创建VHDL 描述语言设计文件，打开文本编辑器界面。 3．在文本编辑器界面中编写VHDL 程序，代码如下： -- 8线－3线优先编码器的设计：CODER.VHD LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY CODER IS PORT(DATAIN: IN STD_LOGIC_VECTOR(0 TO 7)； DOUT : OUT STD_LOGIC_VECTOR(0 TO 2))； END ENTITY CODER； ARCHITECTURE BEHAV OF CODER IS SIGNAL SINT : STD_LOGIC_VECTOR(4 DOWNTO 0)； BEGIN PROCESS(DATAIN) BEGIN IF(DATAIN(7)=1) THEN DOUT=111； ELSIF(DATAIN(6)=1) THEN DOUT=011； ELSIF(DATAIN(5)=1) THEN DOUT=101； ELSIF(DATAIN(4)=1) THEN DOUT=001； ELSIF(DATAIN(3)=1) THEN DOUT=110； ELSIF(DATAIN(2)=1) THEN DOUT=010； ELSIF(DATAIN(1)=1) THEN DOUT=100； ELSE DOUT=000； END IF； END PROCESS； END ARCHITECTURE BEHAV；4．选择File→Save AS 菜单，将创建的VHDL设计文件名称保存为工程顶层文件名CODER.VHD 。5．选择Processing→Compiler Tool 菜单，编译源文件。编译无误后建立仿真波形文件CODER.VWF ， 选择Processing→Simulator Tool 菜单进行仿真。6．分析仿真结果，仿真正确后选择Assignments→Assignment Editor 菜单，对工程进行引脚分配。 引脚名称 引脚顺序 引脚名称 引脚顺序 DATAIN[0] PIN_1 DATAIN[6] PIN_7 DATAIN[1] PIN_2 DATAIN[7] PIN_8 DATAIN[2] PIN_3 DOUT[0] PIN_17 DATAIN[3] PIN_4 DOUT[1] PIN_19 DATAIN[4] PIN_5 DOUT[2] PIN_21 DATAIN[5] PIN_6 7．选择Processing→Compiler Tool 菜单，点击“Start”按钮对此工程进行编译，生成可以配里到CPLD 的POF文件。 8．利用TD-DS 实验箱及TD-DS-MAXⅡ扩展板，如图2-2-1 所示进行实验接线，将ByteBlasterⅡ下载电缆插入TD-DS-MAXⅡ扩展板的下载接口中。 9．仔细检查确保接