数字逻辑设计及应用课程教学大纲..docVIP

《数字逻辑设计及应用》课程教学大纲 课程编号 适用专业：电子信息类专业（包括） 学 时 数：64 学 分 数：4 开课学期：第学期 先修课程：《高等数学》、《电路分析基础》、《模拟电路基础》 执 笔 者： 姜书艳 编写日期：2010.1 审核人（教学副院长）：课程性质和授课对象基础课作用学生通过学习该课程后，在思想、知识能力等方面应达到的目标 “数字逻辑设计及应用”课程是电子信息类专业课程内容利用PSPICE仿真CMOS基本逻辑门的静态特性和动态特性、了解电路结构和负载特性对逻辑门静态特性和动态特性的影响。’t-care terms)的处理、多输出(multiple-output)逻辑化简的方法和定时冒险（timing hazards）问题。 掌握：学习使用MAX+plusII)工具，利用进行数字逻辑电路仿真；对进行仿真分析，加强对的分析理解能力。“ 1 ”单元（distinguished 1-cell )、质主蕴含项(essential prime implicant);五变量及以上逻辑函数卡诺图化简方法； 了解：开集（on-set）、闭集(off-set)的概念； 第五章 硬件描述语言 （4学时） 了解：HDL工具组、设计流程 掌握：Verilog语言的语法结构和特点，会使用Verilog语言编写数字逻辑电路相关的程序 第五章 组合逻辑设计实践 （12学时）掌握：利用基本的逻辑门完成规定的组合逻辑电路的设计任务：如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器；掌握：利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法； 掌握：利用文本法（语言）进行组合电路基本功能单元仿真，加深对基本功能单元功能作用的理解；对教材中大型例题进行仿真分析，加强对大型综合性设计的分析理解能力。’s Theorem）；信号名和有效电平（Signal Name and Active Levels)；“圈到圈”的逻辑设计（Bubble-to-Bubble Logic Design）；电路定时(Circuit Timing)；Parity Circuit (奇偶校验电路)的原理、应用； 了解：文档标准。 第七章 时序逻辑设计原理 （10学时）掌握:基本时序元件R-S型、D型锁存器以及D型、J-K型、T型触发器的电路结构、工作原理、时序特性、 功能表、特征方程表达式，不同触发器之间的相互转换；掌握:钟控同步状态机的模型图，状态机类型及基本分析方法和步骤，使用状态图表示状态机状态转换关系；掌握:时序状态机的设计：状态转换过程的建立，状态的化简与编码赋值、未用状态的处理-最小风险方案和最小代价方案、使用状态转换表的设计方法、使用状态图的设计方法。 掌握：利用文本法（语言）进行仿真，加深对功能作用的理解；Duty Cycle）的含义；基本双稳态元件(Bistable Elements)的结构和亚稳态特性（Metastable Behavior）；锁存器（Latches）与触发器（Flip-Flops）的区别；主从触发器与边沿结构触发器的区别；触发器的定时参数（Timing Parameters）：建立时间和保持时间的概念；时序逻辑电路的分类；了解：时序电路设计中的其他的设计方法。 第八章 时序逻辑设计实践 （10学时）掌握：利用基本的逻辑门、时序元件作为设计的基本元素完成规定的钟控同步状态机电路的设计任务：计数器、位移寄存器、序列检测电路和序列发生器的设计；掌握：利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。 掌握：利用MAX+plusII)文本法（语言）进行电路基本功能单元仿真，加深对基本功能单元功能作用的理解；对教材中大型例题进行仿真分析，加强对大型综合性设计的分析理解能力。 了解：时序电路文档标准(Sequential-Circuit Documentation Standards)；时序电路设计中的其他问题：大型时序电路的结构划分，时钟偏移（Clock Skew)，异步输入处理等。 第十章 存储器及其在数字逻辑系统实现中的运用 （2学时） 了解：存储器（ROM,SRAM）的基本工作原理和结构；理解：存储器在数字逻辑系统设计的硬件实现中的运用。 第十一章 其他的实际问题 （2学时）了解：数字逻辑电路(组合电路和时序逻辑电路)设计的描述说明方法；了解：数字逻辑系统设计的其他问题：数字逻辑设计中设计工具的作用、设计的可测试性问题、数字逻辑系统可靠性的问题、高速数字逻辑系统