数字钟单元电路设计..docVIP

贺 州 学 院 课程名称 数电课程设计 授课学期 2010 学年至 2011 学年 第 2 学期 系 部 物理与电子信息工程系 专 业 09机电一体化（2） 学号 姓名 任课教师 李 钊 海 交稿日期 2011.6.15 成绩 阅读教师签名 日 期  目录 摘要 3 1 数字钟的构成 4 2 数字钟单元电路的设计 5 2.1 振荡器电路设计 5 2.2 时间计数单元设计 5 2.2.1 集成异步计数器74LS90. 5 2.2.2 用74LS90构成秒和分计数器电路 7 2.2.3 用74LS90构成时计数器电路 8 2.2.4 时间计数单元总电路 8 2.3 译码显示单元电路设计 9 2.3.1 译码器74LS48 9 2.3.2 显示器LG5011AH 11 2.3.3 译码显示电路 12 2.4 校时单元电路设计 12 3 数字钟的实现电路及其工作原理 13 4 电路的安装与调试 14 5 课程设计心得体会 15 参考文献 16 附录1 16  摘 要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟有下几部分组成：振荡器分频器60进制的秒、分计时器和24进制计时计数器秒、分、时的译码显示部分校正电路等。 关键词：时分秒、编码、译码、振荡器。  1 数字钟的构成  数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号作为数字钟的时间基准然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位分计数器满60后向小时计数器进位小时计数器按照24翻1规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致故需要在电路上加一个校时电路计时出现误差时可以用校时电路校时、校分图 -1所示为 图1-1数字钟电路系统的组成框图 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器而根据设计要求时个位和时十位计数器为进制计数器 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态并且为保证数码管正常工作提供足够的工作电流数码管由7个发光二极管组成行成一个日字形它门可以共阴极也可以共阳极LED数码管当重新接通电源或走时出现误差时都需要对时间进行校正数字钟应具有分校正和时校正功能2.1振荡器电路设计  图时间计数单元时计数、分计数和秒计数等几个部分时计数单元数器计数其输出为两位8421BCD码形式分计数和秒计数单元为60进制计数器其输出也为8421BCD码 图2-2 74LS90引脚图 表2-1 74LS90的功能表 输 入 输 出 功 能 清 0 置 9 时 钟 QD QCQBQA R01、R02 R91、R92 INA INB 1 1 0 × × 0 × × 0 0 0 0 清 0 0 × × 0 1 1 × × 1 0 0 1 置 9 0 × × 0 0 × × 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QDQCQB输出 五进制计数 ↓ QA QDQCQBQA输出8421BCD码 十进制计数 QD ↓ QAQDQCQB输出5421BCD码 十进制计数 1 1 不 变 保 持 通过不同的连接方式，74LS90可以实现四种不同的逻辑功能，而且还可借助R01、R02对计数器清零，借助S91、S92将计数器置9。其具体功能详述如下： (1)计数脉冲从INA输入，QA作为输出端，为二进制计数器。 (2