数字集成电路低功耗设计..docxVIP

数字集成电路低功耗设计摘要数字IC的低功耗设计是一个系统问题，必须在设计的各个层次上发展适当的技术，综合应用不同的设计策略，才能达到在降低功耗的同时还能维持较高的系统性能的目的。本文系统地总结了当前系统级芯片设计中的低功耗技术，并对功耗估计和分析以及不同设计层次的功耗优化方法分别进行了讨论。关键词数字集成电路功耗估计功耗分析低功耗设计功耗优化1 引言近来，研究人员发现仅仅用时间和面积作为评价系统性能的指标是不够的。功耗是另一个非常重要的考虑指标。直到最近，相对于面积和速度指标而言，对功耗的考虑还被放在第二位。但是，近年来这种考虑方法正在开始改变，对功耗指标重要性的考虑逐渐提高到与面积和速度同等重要的高度。许多因素推动了这个趋势的发生。也许最明显的因素就是便携式电子系统的飞速发展。对于这些便携式电子系统应用，平均功耗已经变成一个最关键的设计指标。例如，用分立器件所搭建的一个便携式多媒体终端，由于没有进行低功耗的优化设计，其消耗的功率是40瓦。用先进的镍-金属-氰化物电池供电，每公斤重可以产生的电能约为65瓦*小时，支持这样的终端运行10小时就需要6公斤重电池，这是无法接受的。甚至用现在比较先进的电池技术如锂离子电池，每公斤重可以产生的电能为100瓦*小时，支持这个多媒体终端运行10小时，也需要4公斤锂离子电池。因此，如果没有低功耗设计，当前和未来的便携式电子设备要么需要非常重的电池组，要么电池的寿命非常短。即使对于非便携式的设备而言，减小功耗也会起到非常关键的作用。例如，进行过性能优化的微处理器，在时钟频率为200MHz~500MHz的情况下，消耗的功耗典型值大约为40瓦~80瓦。微处理器的速度正在稳步提高，时钟频率已经达到了1GHz。在这样高的时钟频率下，它们消耗大约300瓦的功率是无法接受的，因为封装和散热设备的成本太高了。因而，除非功耗大大降低，否则因功耗而产生的热量必须限制封装和VLSI系统的性能。动态功耗是IC功耗的主要组成部分，但随着深亚微米工艺的发展，之前微不足道的漏电流功耗呈指数级增大，甚至有超越动态功耗的趋势，这也使得新兴低功耗技术的研究显得更加重要和紧迫。本文将介绍芯片功耗的主要来源、基本概念及其影响因素；针对这些功耗来源和影响因素，本文将分别考虑IC设计中不同抽象层次对电路功耗的影响，并比较各项低功耗技术的效果和存在的问题；此外，对功耗的优化也进行了详细的介绍。2 功耗估计功耗估计是指估计数字电路的平均功耗。理想情况下平均功耗应该包括静态功耗和动态功耗，然而在精心设计的CMOS电路中，容性功率占主导地位，因此平均功耗一般指的是容性功耗。这与模拟为电压降低问题的瞬时功耗或最坏情况功耗的估计有很大不同。在设计的每一个层次上，从低层的电路级、门级，到高层的结构级(RTL级)和行为级，有相应的功耗估计方法。电路级的功耗估计工具，是最早发展起来的．它虽然具有精度高的优点，但是速度太慢，不适用于大电路。另外，此时电路级网单已经生成．即使发现功耗估计的结果不满足要求，修改所花的代价也太大。因此电路级的功耗估计工具主要用于验证已基本设计完成的电路的指标，而要在电路的综合和优化的过程中，为设计提供功耗评价的标准，则就要运用门级、结构级或行为级的功耗估计工具。门级功耗估计的方法分为概率方法和统计方法；结构级功耗估计的方法分为基于电路复杂度和基于输入信号变化特征的方法；行为级功耗估计的方法分为随机方法和经验方法，本节将主要阐述门级功耗估计中的概率方法和统计方法，结构级功耗估计中的宏模型方法，以及时序电路的功耗估计2．1 概率方法较早发展起来的门级功耗估计方法是概率方法。它利用信号的概率信息做功耗估计，不象电路级的功耗估计方法要求用户提供大量的输入信号矢量序列。在这种方法中，功耗估计公式不再采用对电源电流积分再求平均，而是：Pav=1/2fclk·VDD·VSW·∑cnp（xn）（1）其中， fclk是电路的时钟频率；VDD是电源电压； VSW是开关动作时电容电压转换值。在大部分情况下电容充放电是在0和VDD之间变化，VSW等于VDD。 n是逻辑门的输出节点数；cn是在输出节点xn处的集总电容；p（xn）是在输出节点xn处的信号转换概率。以上这些参数中，除p（xn）外的其他参数都可由电路本身信息得到．而p（xn）则不仅依赖电路所完成的逻辑功能，还和输入信号的特性有关，功耗估计的关键就是计算p（xn）2．2 统计方法概率方法，如果忽略内部节点的时空相关性，则可以大大提高计算速度，但却牺牲了相当的精度}如果考虑内部节点的相关性，问题又变得很复杂。统计方法能较好地解决这一矛盾。该方法中提出的基于Monte Carlo技术的统计模拟方法，对一些随机产生的输入样本做模拟，再用收敛准则判断它们功耗的平均值是否收敛到了平均功耗。这种方法可以在用