《电子小制作.docVIP

篮球竞赛30秒定时电路 定时电路是数字系统中的基本单元电路，它主要由计数器和振荡器组成。在实际工作中，定时器的应用场合很多，例如，篮球比赛规则中，队员持球时间不能超过30秒，就是定时电路的一种具体应用。 一、设计任务与要求 1．设计一个30秒计时电路，并具有时间显示的功能。 2．设置外部操作开关，控制计时器的直接清零、启动和暂停／连续计时。 3．要求计时电路递减计时，每隔1秒钟，计时器减1。 4．当计时器递减计时到零(即定时时间到)时，显示器上显示00，同时发出光电报警信号。 二、设计原理与参考电路 1．分析要求，画出原理框图 30秒定时器的总体参考方案框图如图11-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路(简称控制电路)等五个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停／连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。 译码显示电路用CD4048和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管代替。 2．单元电路设计 (1)8421BCD码递减计数器 计数器选用中规模集成电路CD40l92进行设计较为简便，CD40l92是十进制可编程同步加／减计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加／减计数功能。图11-2是CD40l92的管脚排列图，图11-3是时序波形图。图中CPU、CPD分别是加计数、减计数的时钟脉冲输入端(上升沿有效)。  是异步并行置数控制端(低电平有效)， 、分别是进位、借位输出端(低电平有效)，R是异步清除端(清零)，D4～D1是并行数据输入端，Q4～Q1是输出端。 表11-1 CD40l92的功能表 CPU CPD R 操作 × × 0 0 置数 ↑ 1 1 0 加计数 1 ↑ 1 0 减计数 × × × 1 清零 表11-2CD40l92的功能测试 计数脉冲 R CPU CPD Q4 Q3 Q2 Q1 1 0 × × 0 2 0 ↑ 1 1 3 0 ↑ 1 1 4 0 ↑ 1 1 5 0 × × 0 6 0 1 ↑ 1 7 0 1 ↑ 1 8 0 1 ↑ 1 9 0 1 ↑ 1 10 1 × × × CD40l92的功能表见表11-1所示。CD40l92的工作原理是：当=l，R=0时，若时钟脉冲加入到CPU端，且CPD=1，则计数器在预置数的基础上完成加计数跳变脉冲；当加计数到9时，端发出进位下跳变脉冲。若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时, 端发出借位下跳变脉冲。 由CD40l92构成的三十进制递减计数器如图11-4所示，其预置数为N=(0011 0000)8421BCD=(30)l0。它的计数原理是：只有当低位1端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，且CPD为0时，置数端2=0，计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。 (2)辅助时序控制电路 为了保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。从系统的设计要求可知，控制电路要完成以下四项功能： ①操作“直接清零”开关时，要求计数器清零。 ②闭合“启动”开关时，计数器应完成置数功能，显示器显示30秒字样；断开“启动”开关时，计数器开始进行递减计数。 ③当“暂停／连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP，计数器暂停计数，显示器上保持原来的数不变，当“暂停／连续”开关处于“连续”位置时，计数器继续累计计数。另外，外部操作开关都应采取去抖动措施，以防止机械抖动造成电路工作不稳定。 ④当计数器递减计数到零(即定时时间到)时，控制电路应发出报警信号，使计数器保持零状态不变，同时报警电路工作(此处用指示LED)。 图11-5是时钟脉冲信号CP的控制电路，控制CP的放行与禁止。由三个二极管和10K电阻组成与门电路。当定时时间未到时，CD40l92的借位输出信号2=1，则CP信号受“暂停／连续”开关S的控制，当S处于“暂停”位置时,门G2输出0，与门关闭，封锁CP信号，计数器暂停计数；当S处于“连续”位置时，门G2输出1