常用接口介绍教材.pptVIP

* 对于RGMII接口，在信号的发送端，时钟和数据是同时变化，但在数据的接收端，数据在时钟的上升或下降沿采样，故要求在PCB布线时，CLK信号要比数据信号多引入大于1.5ns，小于2ns的时延。 For all versions of RGMII prior to2.0; This implies that PC board design will require clocks to be routed such that an additional trace delay of greater than 1.5ns and less than 2.0nswill be added to the associated clock signal. * PCB及原理设计要求: 原理设计：XFI高速信号TD±，RD±，Refclk±均推荐采用AC耦合方式，特征阻抗为100欧。Refclk±时钟的接口为PECL接口，在时钟设计时需要注意端接匹配设计。XFP要求在XFI(不含Refclk±)接口的内部集成耦合电容及100欧姆的匹配阻抗。 对于低速信号接口，必须注意到信号要求在主板侧的上下拉要求及其在模块内部的上下拉处理。主要有：Mod_NR需在主板侧上拉至Vcc；Interrupt＃需要在主板侧上拉至Vcc；Mod_Abs需要在主板侧上拉至VCC；RX_Los需要在主板侧上拉至Vcc。Mod_Desel在模块内上拉至VCC3；TX_Dis在模块内上拉至VCC3；Mod_Abs需要在模块内部接地；P_Down/Rst在模块内上拉至VCC3。 对于XFP模块的电源输入，XFP MSA规范定义对噪声提出了要求。要求当使用1MHz低通滤波器测试时，噪声的P－P值小于2％；当使用1MHz－10MHz的滤波器测试时，其噪声的P－P值小于3％。 PCB设计： XFP规范中要求，XFI高速串行差分接口信号在标准的FR4板材上最大传输距离可达200毫米；在改进的FR4板材上可以到达300毫米的传输距离。在PCB走线时不能超过长度限制。 保持差分对走线在PCB的同一层，以降低阻抗不连续的影响 差分线的走线应保持等长。差分线的不等长将直接导致信号skew并增加共模反射。 应消除/减少走线上的过孔及分叉。若不能消除，应尽量较少过孔。应记住过孔和它们在电源/地层上的孔间隙将会导致周边信号阻抗不连续。若可能，应保证过孔远离走线10倍线宽的的距离，最小也要在2.5倍线宽的距离以上。 使用圆弧走线而不是90度或45度走线。 走线应远离其它信号走线，以避免信号间的干扰。信号走线间应保持10倍线宽以上的距离。 不要让其它电路的数字信号走线通过收发器区域。 不要破坏电源/地层，这将会导致更大的噪声。 MII接口在MAC和PHY之间提供一条百兆位速率的通路。 1、支持10Mbps和100Mbps速率的数据传输及其管理功能； 2、数据和控制信号需要时钟同步 3、提供独立的４位宽数据收发通道 4、使用TTL信号电平，兼容通用的数字CMOS ASIC处理 5、提供一个简单管理接口 6、提供全双工操作 TX_CLK：发送时钟，为TXD[0：3]、TX_ER、TX_EN信号提供参考时钟，由PHY端提供，PHY端 在TX_CLK信号的上升沿进行数据采样。100Mbps模式下时钟频率为25MHz；10Mbps模式下时钟频率为2.5MHz； RX_CLK：接收时钟，为RXD[0：3]、RX_ER、RX_DV信号提供参考时钟，由PHY端发出信号，由MAC端在RXCLK的上升沿采样。100Mbps模式下时钟频率为25MHz；10Mbps模式下时钟频率为2.5MHz； TX_EN： Transmit enable ，TX_EN和TX_ER是一起作用表示数据已经由Reconciliation Sublayer 放到MII接口数据线上，同前导码的第一个字节同时有效，并且保持到所有的传送数据都已经放到MII接口。TX_EN信号是由MAC端提供，与TX_CLK保持同步。 TX_ER: Transmit code error，TX_ER有效代表在此段时间内在TXD信号线上传输的数据信号是无效的。TX_ER信号是由MAC端提供，与TX_CLK保持同步。 TXD[3:0]：Transmit data，发送数据，4位数据宽度，由MAC 的Reconciliation sublayer提供，与TX_CLK 保持同步。 当TX_EN和TX_ER都无效情况下，TXD上信号是无效的。 RX_DV：Receive data valid，接收数据有效，由PHY驱动，与RX_CLK 保持同步，表示已经把经过恢复和解码好的信号放在了数据线上，此信号必须先于帧开始界定符（SFD）有