《VIVADO中debug用法.docVIP

VIVADO中debug用法 VIVADO和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而 VIVADO中就称为in system debug。下面就介绍VIVADO中如何使用debug工具。 Debug分为3个阶段 探测信号：在设计中标志想要查看的信号 布局布线：给包含了debug IP的设计布局布线 分析：上板看信号 一 探测信号 探测信号有2种方法是直接“true”*）标识出要探测的信号 另一种是综合过后的网表文件中添加标志。 1 .在HDL源代码中添加标志 然后点击Tools- Set Up Debug 点击 Next 点击 Add/Remove Nets 点击find会出来所有信号。如果需要添加debug的信号，从左边框中选择所需信号，点击按钮加到右边来。如果需要去除不需要的debug信号，从右边框中选择所需信号，点击按钮就去除了。选好信号之后，在右下角点击Ok按钮。 在此框中为所有debug信号选择时钟域，选择debug信号，右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。 在此框中选择所需时钟，点击ok 点击next 然后继续下面的Implement 流程 点击Save保存修改后的工程 后面像以前一样等工程跑结束。 2.在网表文件中添加标志 文件添加，也是打开综合设计如所示 第二步是 Open synthesized Design之后，有2种方法来标志 第一种方法是etlist窗口中选择，右键点击ark Debug 第二种方法是在Tools选择Setup Debug使用此方法 然后和前面一样继续跑工程。 板 上板的时候选择Open hardware session ,pen a new hardware target 选择next 选择next 选择Next 选择FPGA来配置 注意移到另一台电脑看时，必须将debug_nets.ltx 和一起移过去。下图框所示 如果需要触发条件，选择Windows – Debug Probes 在Debug Probe窗口中选择需要的信号，然后设置触发条件。Trigger Pos中可以设置抓取到触发信号前N个周期可以被抓到 VIVADO 中 debug用法 11