万里学院的数字电子技术基础第四章习题及参考答案.doc

第四章习题 1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。 图4-1 2．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。设触发器的初始状态为Q0 =0，Q1=0。 图4-2 3．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。 图4-3 4．一同步时序逻辑电路如图所示，设各触发器的起始状态均为0态。（1）作出电路的状态转换表； （2）画出电路的状态图； （3）画出CP作用下Q0、Q1、Q2的波形图； （4）说明电路的逻辑功能。 Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。 图4-5 6．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。 图4-6 7．分析图所示电路出状态转移表状态图能否自启动画出在时钟作用下的各触发器输出波形。 图4-7 8．时序逻辑电路分析。电路如图4-8所示： （1）列出方程式、状态表； （2）画出状态图、时序图。并说明电路的功能。 图4-8 9．试分析图4-9下面时序逻辑电路： （1）写出该电路的驱动方程，状态方程和输出方程； （2）画出Q1Q0的状态转换图； （3）根据状态图分析其功能； 图4-9 10.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。 图4-10 11．已知某同步时序逻辑电路如图4-11所示，试： （1）分析电路的状态转移图，并要求给出详细分析过程。 （2）电路逻辑功能是什么，能否自启动？ （3）若计数脉冲fCP频率等于700Hz，从Q2端输出时的脉冲频率是多少? 图4-11 12．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。 图4-12 13．电路如图4-13所示。分析计数器电路，指出计数器的模，画出状态转换图和电路时序图。设触发器初态为QQ1Q0＝001 图4-13 14．分析如图4-14所示同步时序逻辑电路。要求： （1）写出各级触发器的驱动方程（激励函数）； （2）写出各级触发器的状态方程； （3）列出状态转移表； （4）画出状态转移图； （5）描述逻辑功能。 图4-14 15．一逻辑电路如图4-15所示，试画出时序逻辑电路部分的状态图，并画出在CP作用下2—4译码器74LS139输出、、、的波形，设Q1、Q0的初态为0。2线—4线译码器的逻辑功能为：当时，电路处于工作状态，，，，。 图4-15 16．电路如图4-16所示，其中RA=RB=10kΩ,C=0.047μf， （1）由555定时器构成的是什么电路，其输出vO的频率f0=?占空比q=? （2）分析由JK触发器FF0、FF1、FF2构成的计数器电路，要求：写出驱动方程、状态方程和输出方程，列出状态转换表，画出完整的状态转换图； （3）设Q0、Q1、Q2的初态为100，画出Q0、Q1、Q2的波形图（不少于6个CP脉冲周期）。 图4-16 17．用4位二进制计数器74161设计一个双模加法计数器，计数器的进位采用74161的进位信号C。当输入控制变量M=0时，工作在10进制；当输入控制变量M=1时，工作在7进制，要求不能有过渡态。画出状态转换图和连线图。74161的逻辑符号和功能表分别见图4-17和表4-1。 表4-1 74161的功能表 CP EP ET D0 D1 D2 D3 Q0 Q1 Q2 Q3 × 0 × × × × × × × 0 0 0 0 ↑ 1 0 × × d0 d1 d2 d3 d0 d1 d2 d3 × 1 1 0 × × × × × 保 持 × 1 1 × 0 × × × × ↑ 1 1 1 1 × × × × 计 数 图4-17 18.已知下图4-18电路，试完成下列问题： 图4-18 （1）74161组成模值为几的计数器；(2) 写出W、X、Y、Z的函数表达式； (3) 在CP作用下，画出WXYZ的波形，分析WXYZ端顺序输出8421码的状态。（ 图4-19 表4-2 74290功能表 R0（1） Q3 Q2 Q1 Q0 1 1 0 0 - 0 0 0 0 0 0 1 1 - 1 0 0 1 0 0 0 0 ↓ 加 法 计 数 20．用四位二进制同步加法计数器74161设计能2421BCD码十进制加法计数器,可增加必要的门电路。2421BCD码编码表如表4-3所示，74161的功能如表4-1所示，74161的符号图见图4-20。 表4-3 2421BCD码 十进制数 A B C D 十进制数 A B