[计算机组成原理计算题.docVIP

为什么外围设备要通过接口与CPU相连？接口有哪些功能？（分）答：六、问答题（共1分） 1．（8分） （1）假设要求在取指周期由ALU完成 (PC) + 1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。 答：由于 (PC) + 1→PC需由ALU完成，因此PC可作为ALU的一个操作数，靠控制ALU做1运算得到 (PC) + 1，结果送至ALU输出端的R2，然后再送至PC。 此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下： T0 PC→MAR，1→R T1 M(MAR)→MDR，(PC) + 1→R2 T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC （2）写出指令ADD # α（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。 答：立即寻址的加法指令执行周期的微操作命令及节拍安排如下： T0 Ad(IR)→R1 ；立即数→R1 T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC 2．答： 七、设计题（10分） 作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求： （1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 （1）主存地址空间分配：6000H～67FFH为系统程序区； 6800H～6BFFH为用户程序区。答：（1）。（2分） 最大4K 2K×8位ROM 2片 相邻4K 4K×4位RAM 2片 最小16K 8K×8位RAM 2片 （2）合理选用上述存储芯片，说明各选几片？2） （3）详细画出存储芯片的片选逻辑图。 4．答： ∥AD2为23位形式地址。 这种格式指令可直接寻址的范围为223 = 8M。 容量为8MB的存储器，MDR为16位，即对应4M×16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。 六、 1．答： （1）由于 (PC) + 1→PC需由ALU完成，因此PC可作为ALU的一个操作数，靠控制ALU做1运算得到 (PC) + 1，结果送至ALU输出端的R2，然后再送至PC。 此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下： T0 PC→MAR，1→R T1 M(MAR)→MDR，(PC) + 1→R2 T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC （2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下： T0 Ad(IR)→R1 ；立即数→R1 T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC 2．答： 5、假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求Cache-主存系统的命中率，效率和平均访问时间。 （1）Cache的命中率为：2000/（2000+50）＝0.97 （2）由题可知，访问主存时间是访问Cache时间的4倍（200/50=4） 设访问Cache的时间为t，访问主存的时间为4t，Cache-主存系统的访问效率为e，则：e=访问Cache的时间/平均访问时间*100％=[t/0.97*t+(1-0.97)*4t]*100%=91.7% （3）平均访问时间为：50ns*0.97+200ns*(1-0.97)=54.5ns 假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。 Cache地址有多少位？可容纳多少块？ 主存地址有多少位？可容纳多少块？ 在直接映射方式下，主存的第几块映射到Cache中的第5块（设起始字块为第1块）？ 画出直接映射方式下主存地址字段中各段的位数 （1）根据Cache容量为4KB（212=4K）,Cache地址为12位。由于每个字32位，则Cache共有4KB/4B=1K字。因每个字块16个字，故Cache中有1K/16=64块。 （2）根据主存容量为512KB（219=512K）,主存地址为19位。由于每个字32位，则主存共有512KB/4B=128K字。因每个