基于单片和FPGA的位同步信号提取.doc

题 目： 基于单片机和FPGA的位同步信号提取 2x年6月 指导教师： xx 实验师 评阅教师： 20xx 年 6 月 xxx学院应用技术学院毕业设计(论文) 诚 信 承 诺 书 本人慎重承诺和声明：所撰写的《基于单片机和FPGA的位同步信号提取毕业设计（论文）任务书 设计（论文）题目： 基于FPGA的 1、单片机实时控制FPGA，完成实时频率跟踪测量和自动锁相； 2、在FPGA 内部，设计完成以下部分： A、全数字锁相环DPLL，主要包含：数控振荡器、鉴相器、可控模分频器 B、LED动态扫描电路、FPGA和单片机的数字接口，以完成两者之间的数字传递 3、 设计辅助电路：键盘、LED； 二、进度安排及完成时间： （1）第二周至第四周：查阅资料、撰写文献综述和开题报告； （2）第五周至第六周：毕业实习； （3）第六周至第七周：项目设计的总体框架：各个模块以及各个模块之间的关系确定，各个模块的方案选择与各个模块的所用主要器件的确定； （4）第八周至第十三周：各个模块的主要器件熟悉及相关知识的熟悉；各个模块的具体任务实现：硬件电路、软件编程； （5）第十四周至第十五周：系统的总体仿真与调试 （6）第十六周至第十七周：撰写设计说明书 ； （7）第十八周：毕业设计答辩；  目 录 摘 要 I Abstract II 引 言 1 第1章 绪 论 2 1.1 位同步技术当前的发展 2 1.2 EDA简介 3 1.3 8051型单片机 4 1.4 FPGA器件简介 4 1.4.1 FPGA器件的发展 4 1.4.2 FPGA器件的结构 5 1.4.3 Altera器件及EPM7064 7 1.5 FPGA开发过程简介 8 1.6 C语言 9 1.7 VerilogHDL 9 1.8 MAX+PLUS II 概述 10 第2章 系统组成结构 11 2.1 单片机模块 11 2.2 键盘模块 11 2.3 测频、输出显示模块 12 2.4 数字锁相环(DPLL)模块 13 第3章 各模块的具体设计及实现 14 3.1 单片机模块的设计与实现 14 3.2 键盘模块的设计与实现 15 3.2.1 设计中问题和解决方法 15 3.2.2 键盘设计的软件设计 16 3.3 测频、输出显示模块的设计与实现 17 3.3.1 测频部分 17 3.3.1.1 测频电路的设计实现 17 3.3.1.2 测频模块的软件设计 17 3.3.2 显示部分 18 3.3.2.1 7448芯片介绍 18 3.4 锁相环模块的设计与实现 21 3.4.1 鉴相器的选择 21 3.4.2 可编程K可逆计数器的设计 22 3.4.3 I/D线路的设计 24 3.4.4 可编程N分频器的设计 25 第4章 位同步信号提取系统整体测试 28 4.1 锁相环的仿真与测试 28 4.2 单片机软件的测试 29 4.3 系统的整体测试 31 参考文献 33 致 谢 34 附录A 单片机软件设计程序 35 附录B F