数字习题解答（参考）.doc

习 题7 题7.1 某时序电路的状态转换表如表P7.1 所示，电路中所用触发器为上升沿触发。若输入信号波形如图P7.1所示，设电路初始状态为00，请画出输出Z的波形。 解：根据状态转换表P7.1所示的状态转换过程，触发器输出Q1和 Q2以及输出Z的波形如图7.1所示。画出波形图时，应注意Z与Q1、Q2、X之间的逻辑关系为组合逻辑关系。 题7.2 异步时序电路如图P7.2。试分析此电路，写出时钟方程、驱动方程和状态方程，并画出状态转换表和状态转换图。 解：电路没有输入控制信号，所以输出只与电路的原来状态相关。输出Q1、Q3为同步工作状态，时钟方程为CP1=CP=CP，Q2为异步工作状态，时钟方程为CP2=Q1。各个触发器的驱动方程为：，，。状态方程为，，。电路的状态转换表如表7.2所示。状态转换图如图7.2所示。 题7.3电路如图P7.3所示。请写出此电路的驱动方程和状态方程，并画出状态转换表和状态转换图，最后分析该电路功能。 解：电路没有输入控制信号，所以输出只与电路的原来状态相关。触发器为同步工作状态，各个触发器的驱动方程为：，，。状态方程为，，。电路的状态转换表如表7.3所示。状态转换图如图7.3所示。 题7.4 电路如图P7. 4所示。请写出此电路的输出方程、驱动方程和状态方程，并画出状态转换表和状态转换图。 解：电路输入控制信号X，触发器为同步工作状态，各个触发器的驱动方程为：，⊙X。状态方程为，⊙X。电路的状态转换表如表7.4所示。状态转换图如图7.4所示。 题7.5 分析图P7. 5所示电路，写出驱动方程、状态方程和输出方程，并画出输出Y和Z在一系列时钟作用下的时序图。 解：电路没有输入控制信号，所以输出只与电路的原来状态相关。触发器为同步工作状态，各个触发器的驱动方程为：，。状态方程为，， ，电路的状态转换表如表7.5所示。根据表7.5所示的电路状态转换表。可以作出图7.5所示电路在一系列时钟作用下，输出Y和Z时序图如图7.5所示。 题7.6 如图P7.6所示计数器中，若Q3Q2Q1的状态按自然二进制数编码，分析该电路的逻辑功能是什么计数器（同步，异步，加法， 法减，几进制）？（各个触发器的初始状态为零，写出驱动方程，状态方程和输出程，作状态转换图）。 解：图P7.6所示电路，各个触发器的驱动方程为：，，，。状态方程为，＝⊙。，。电路为异步计数器，CP1=CP2=CP，CP3＝。电路的状态转换表如表7.6所示。状态转换图如图7.6所示。根据图7.6所示的状态转换图，可知电路为减法六进制计数器。 题7.7 如图P7.7逻辑电路，设JK触发器的初始状态为零，画出在8个CP脉冲信号作用下Z端输出信号的波形，并对电路各部分的功能作必要的说明。 解：图P7.7所示电路，各个触发器的驱动方程为：，，，。状态方程为，，。这部分触发器组成三位二进制加法计数器，计数过程为： 000→001→010→011→100→101→110→111→。 74LS138集成译码器以及与非门组成译码选择电路（函数产生电路），当计数器输出数据000、011、100、111时，译码选择器输出1。Z的输出波形如图7.7所示。 题7.8 边沿JK触发器和边沿D触发器构成的时序电路和对应的时钟脉冲CP波形图如图P7.8所示，画出Q1，Q0的波形，其中RD是异步复位输入端。 解：图P7.8所示电路，各个触发器的驱动方程为：，，。状态方程为，。电路为异步时序电路，CP0=CP、CP1=Q0。输出信号Q1，Q0的波形如图7.8所示。 题7.9 试用JK触发器设计一个自然序列的同步十一进制计数器。 解：十一进制计数，必须用四位二进制数表示计数过程，假定计数过程为加法计数过程，按规定选用的触发器采用JK触发器。根据图7.9(1)所示的JK触发器状态转换图，可以作出十一进制计数器的状态转换表如表7.9所示。 根据表7.9所示的状态转换关系，作出构成计数器的JK触发器激励信号的函数“卡诺图”如图7.9（2）（a、b）、c）、d）、e）、f）、g）、h）所示。 根据图7.9（2）所示的函数“卡诺图”，化简逻辑函数，得到构成十一进制计数器各个JK触发器的激励方程为：，，，，，，，。根据JK触发器的激励方程，可以作出十一进制加法计数器的逻辑电路如图7.9（3）所示。电路的进位信号 检验电路