原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
时序逻辑电路分析举例
时序逻辑电路分析例题
分析下图时序逻辑电路。
解：
1、列出驱动方程：
2、列出状态方程：
将驱动方程代入JK触发器的特性方程得：
3、列出输出方程：
4、列出状态转换表：
（1）当A=1时：
根据：；；得：
（2）当A=0时：
根据：；；得：
5、画状态转换图：
6、说明电路实现的逻辑功能：
此电路是一个可逆4进制（二位二进制）计数器，CLK是计数脉冲输入端，A是加减控制端，Y是进位和借位输出端。当控制输入端A为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y输出端输出一个高电平进位信号。当控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y输出端输出一个高电平借位信号。
2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。
解：驱动方程
状态方程
输出方程
状态转换表，如表所示。状态转换图，略。
X Z 0 00 01 0 0 01 10 0 0 10 00 1 0 11 00 0 1 00 10 0 1 01 00 0 1 10 01 1 1 11 00 0 这是一个3进制加减计数器，当X=0时为加计数器，计满后通过Z向高位进位；X=1时为减计数器，计满后通过Z向高位借位；能自启动。
例3、分析下图所示的计数器电路（设初始状态是0），要求
画出状态转换图。
画出时序图。
说明是多少进制计数器。
答：（1）
（2）时序图
4、分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路实现的的逻辑功能。A为输入变量。
解：
（1）列写方程驱动方程：
触发器的驱动方程为：
（2）列写方程驱动方程：
触发器的特性方程为：
将驱动方程代入特性方程可得状态方程为：
（3）列写输出方程：
（4）列出状态转换表：
当A=1时：
根据：；；得：
当A=0时：
根据：；；得：
（5）画状态转换图：
（6）说明电路实现的逻辑功能：（2分）
此电路是一个可逆4进制计数器，CLK是计数脉冲输入端，A是加减控制端，Y是进位和借位输出端。当控制输入端A为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y输出端输出一个高电平进位信号。当控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y输出端输出一个高电平借位信号。
〉
1J
1K
C1
Q
FF0
〉
1J
1K
C1
Q
FF1
1
CP
Q0
Q1
CP
Q0
Q1
1
文档评论（0）