rs触发器参考.docVIP

RS触发器 RS 触发器: 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 基本RS触发器的逻辑方程为： : 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。 Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 1端。R=0,S=1时，使触发器置0，或称复位。 R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。 3.当R=S=1时，触发器状态保持不变。 S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当R=S=0时，触发器状态不确定 Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。 ,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）和7.2.2（b）所示。这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈。 : 状态转移真值表 用表格的形式描述触发器在输入信号作用下，触发器的下一个稳定状态（次态）Qn+1与触发器的原稳定状态（现态）Qn和输入信号状态之间的关系。 2.特征方程 3.状态转移图 7.2.4是基本RS触发器的状态转移图。图中两个圆圈代表触发器的两个状态；箭头表示在触发器的输入信号作用下状态转移的方向；箭头旁边由斜线“/”分开的代码分别表示状态转移的条件和在此条件下产生的输出状态。 Q=0、Q=1，输入信号波形如图7.2.5所示，当SD的下降沿到达后，经过G1的传输延迟时间tpd，Q端变为高电平。这个高电平加到门G2的输入端，再经过门G2的传输延迟时间tpd,使Q变为低电平。当Q的低电平反馈到G1的输入端以后,即使SD=0的信号消失（即SD回到高电平），触发器被置成Q=1状态也将保持下去。可见，为保证触发器可靠地翻转，必须等到Q=0的状态反馈到G1的输入端以后，SD=0的信号才可以取消。因此，SD输入的低电平信号宽度tw应满足tw≥2tpd。同理，如果从RD端输入置0信号，其宽度也必须大于、等于2tpd 2.传输延迟时间: tPLH和从高电平变为低电平的传输延迟时间tPHL是不相等的，它们分别为： tPLH=tpd，tPHL=2tpd 若基本RS触发器由或非门组成，则其传输延迟时间将为 tPHL=tpd，tPLH=2tpd 。综上所述，对基本RS 1.基本RS触发器具有置位、复位和保持（记忆）的功能； 2.基本RS触发器的触发信号是低电平有效，属于电平触发方式； 3.基本RS触发器存在约束条件（R+S=1），由于两个与非门的延迟时间无法确定；当R=S=0时，将导致下一状态的不确定。 4.当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性能较差。 RS 触发器（时钟脉冲控制的RS 触发器） RS触发器的触发翻转过程直接由输入信号控制 CP来决定。 : 如图7.3.1所示在基本RS触发器的基础上增加G3、G4两个与非门构成触发引导电路，其输出分别作为基本RS触发器的R端和S端。 : 由图7.3.1可知，G3和G4同时受CP信号控制，当CP为0时，G3和G4被封锁， R、S不会影响触发器的状态；当CP为1时，G3和G4打开，将R、S端的信号传送到基本RS触发器的输入端，触发器触发翻转。结合基本RS触发器的工作原理，我们可以得到以下结论。 1.当CP=0时 Q3=Q4=1，触发器保持原来状态不变。 2.当CP=1时若R=0 ，S=1； Q3=1，Q4=0，触发器置1； 若R=1 ，S=0； Q3=0，Q4=