第6章Multisim在数字电路中的应用.docVIP

6.2　常用组合逻辑电路研究 通过对逻辑部件的功能测试，可以加深对该部件逻辑功能的理解，为熟练应用该部件打下基础，同时进一步熟悉有关测试仪器的使用方法。 用SSI和MSI设计组合逻辑电路时，一般首先确定并定义输入、输出逻辑变量，分析逻辑关系；然后根据逻辑关系列出真值表；再根据真值表写出逻辑函数式；通过对逻辑函数式进行化简或变换，得出最简逻辑函数表达式。应保证在满足逻辑功能可靠、运行速度稳定的前提下，使电路结构最简单，器件用量最少，连接线数最少；最后选择能实现组合逻辑电路的器件。在选择器件时，一般若设计结果为多输入、单输出的组合电路，选用数据选择器为好；若是多输入、多输出的组合电路，选用译码器和逻辑门比较方便。 6.2.1 一位数值比较器设计 (1)要求：设计一个能比较一位二进制数A与B大小的比较电路，用X1、X2、X3分别表示三种状态即：A＞B时X1=1；A＜B时X2=1；A＝B时X3=1。 (2) 分析：根据逻辑关系列出真值表如表6.2-1所示： 表6.2-1　一位数值比较器真值表 A B X1（A＞B） X2（A＜B） X3（A=B） ０ ０ ０ ０ １ 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 由真值表可得三个输出信号的逻辑表达式： 。 (3)操作：构建如图6.2-1所示电路验证设计正确性。 图6.2-１ 一位数值比较器仿真电路 6.2.2　全加器逻辑功能测试与应用 1) 1位二进制全加器74LS183D功能测试 从数字器件库中调出1位二进制全加器74LS183D，再从仪器库中调出逻辑转换仪，将全加器输入端A1、B1、CN1分别与逻辑转换仪输入端A、B、C相连，全加器的输出端S1与1CN1通过选择开关J1与逻辑转换仪输出端相连，得全加器测试电路如图6.2-2(a)所示。 (a) (b) 图6.2-2　(a)全加器测试电路　　　　(b)全加器真值表和逻辑表达式 通过选择开关S将全加和(S1)端连至逻辑转换仪输出端，双击逻辑转换仪图标，展开逻辑转换仪面板，单击按钮可获得图6.2-2(b)所示全加器真值表。单击按钮可获得简化的逻辑表达式(如图6.2-2(b)逻辑转换仪表达式栏所示)。 通过选择开关S将全加器进位输出端1CN1与逻辑转换仪输出端相连，展开逻辑转换仪面板，单击按钮可获得图6.2-3所示全加进位真值表，单击按钮可获得简化的逻辑表达式(如图6.2-3逻辑转换仪表达式栏所示)。 图6.2-3全加器进位输出真值表和逻辑表达式 2)四位全加器的应用－构成一位8421BCD码加法器 (1)原理：考虑到低位进位，两个一位十进制数相加的和应为0～19。四位全加器74LS283D是按两个四位二进制数进行运算，其进位规律为逢十六进一，而8421BCD加法器输入、输出均采用8421BCD码表示，其进位规律为逢十进一，二者的进位关系不同，当和大于9时，8421BCD码应产生进位，而十六进制还不可能产生进位。故当结果大于9时，需要加6(0110B)修正。修正电路中应含一个判9电路，当结果大于9时对结果加0110，小于或等于9时加0000。 大于9的数是最小项的m10~m15，除上述情况大于9时外，如相加结果产生了进位，其结果亦必定大于9。故大于9的条件是： 74LS283D的两个四位二进制数输入端是A4A3A2A1和B4B3B2B1，相加和分别是SUM1、SUM2、SUM3、SUM4，C0为低位来的进位，C4为向高位的进位。 (2)操作：按如图6.2-4所示选择元器件和仪器构建电路。字信号发生器用于产生被加数和加数，２个数码显示器用于显示输出的8421BCD码（其中U5为进位位）。 图6.2-4具有修正电路的8421BCD码加法电路 双击Word Generator(字信号发生器)图标，对面板上的各个选项和参数进行适当设置：Address(地址):起始地址(Initial栏)为0000，终止地址(Final栏)为0009;Controls(控制): 选择Cycle(循环输出)方式;点击Pattern按钮，在弹出对话框中选择Up Counter(增1方式)进行编码;Trigger: 选择Internal(内部触发方式);Frequency区：可设置频率为500Hz. 启动仿真，观察运算结果。 6.2.3　译码器及其应用研究 1.目的：测试3-8译码器74LS138的逻辑功能；研究用译码器设计组合电路。 2.操作： (1)74LS138逻辑功能测试 74LS138是一种3-8译码器，三个输入端CBA共有８种不同组合，共可译出８个输出信号Y0～Y7。当三个使能端均有效（G2A均G2B为0