计算机组成原专理题实验.docxVIP

计算机组成原理专题实验课程设计方案学院：电信学院班级：计算机16学号：2110505136姓名：冯旭指导老师：姜欣宁提交日期：2014年4月1日设计目的通过对一个简单模型机的设计与实现,对计算机的基本组成、部件的设计、部件间的连接、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深的了解,加深对理论课程的理解。在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机。指令集的设计1.机器位数及寻址特性及时间特性计划设计一个16位系统，提供256字的寻址空间和16个16位的通用寄存器。寻址方式提供立即数寻址、寄存器寻址和直接寻址3种方式。计划每条指令由两个机器周期完成（第一个机器周期取指令，第二个机器周期执行指令），每个机器周期固定占4个时钟周期。2.指令类型计划提供16种指令，其中算逻类指令8条，其他类指令8条。指令采用类似MIPS的方式，即只能使用load和store指令来访问存储器，一切运算均在寄存器之间进行。同时由于所设计的系统是简化系统不含I/O设备，所以指令集中不提供I/O类指令。具体指令及其所采用的寻址方式，如下所示：非算逻类指令：指令名 指令格式 指令含义LOAD Load dr,addr 将地址addr中的数存入dr寄存器STORE Storedr,addr 将dr寄存器中的数写入地址addr所指的空间JMP Jmp addr 跳转到地址addrJNE Jne addr 若标志位z无效跳转到地址addrJC Jc addr 若标志位c有效跳转到地址addrNOP nop 空指令MOV Mov dr,sr 将sr寄存器中的值复制到sr寄存器MOVI Movi dr,imm 将8位立即数imm写入dr寄存器算逻类指令：ADD Add dr,sr 将dr寄存器中的值与sr寄存器中的值相加，结果存dr寄存器SUB Sub dr,sr 将dr寄存器中的值与sr寄存器中的值相减，结果存dr寄存器AND And dr,sr 将dr寄存器中的值与sr寄存器中的值按位做逻辑与，结果存dr寄存器OR Or dr,sr 将dr寄存器中的值与sr寄存器中的值按位做逻辑或，结果存dr寄存器NOT Not dr 将dr寄存器中的值按位取反SHL Shl dr,sr 将dr寄存器中的值逻辑左移sr中值那么多位SHR Shr dr,sr 将dr寄存器中的值逻辑右移sr中值那么多位INC Inc dr 将dr寄存器中的值自增13.指令格式我们采用16位固定位指令格式，根据操作数寻址方式的不同，对这16位可以划分为两种不同的理解方式，即可以认为是提供两种相似的格式：其中操作码部分均为4位，占指令中15到12的高4位。DR和SR均为通用寄存器的编号，各占4位，ADDR/IMM部分为地址或立即数（8位）占指令中最低8位。根据指令中操作数的数量和寻址类型的不同选用不同的格式，其主导思想为：1，涉及到地址和立即数的指令均采用第二类指令，若用不到dr（如jmp指令）则将dr部分置0不用；2，涉及到两个寄存器的指令均采用第一类指令，此时指令的低4位部分置0不用；3，对于操作数只设计一个寄存器的指令，均将寄存器号放在dr字段，则低8位不用。具体分配为：指令类型 采取格式无操作数指令（nop） 1单寄存器操作数指令（inc） 2单地址操作数指令（jmp） 2 寄存器-寄存器指令（adddr,sr） 1寄存器-立即数/地址指令（loaddr,addr） 2系统硬件电路的设计基本模块与时钟计划采用上一阶段设计完成的算逻部件ALU，寄存器组REGFILE，主存MM作为系统的3个基本功能模块，并在本阶段再设计一个指令寄存器IR，一个程序计数器PC和一个控制部件CU。为了更好地访问主存，还需要设计存储器地址寄存器MAR和存储器数据寄存器MDR。利用这些基本模块通过一定的连接和控制逻辑来实现整个系统系统电路图的设计通过分析指令格式的设计，我们发现所有指令只有4个组成部分，分别为：（1）15到12位的操作码OP；（2）11到8位的目的寄存器号DR；（3）7到4位的源寄存器号SR；（4）7到0位的立即数或地址。可以在读到指令之后立即将它们分离出来，供给其他部件访问。这样一来原来需要保存到CU之中的操作码op也可以通过输入端的形式来向CU提供，从而又简化了CU的设计。为了快速地将提取出来的寄存器号送到寄存器组RF的地址输入端上，可以采用专用通道加多路选择器的方式来完成，这样就可以在非常短的时间内为RF的ADDR端提供所需地址，同时还不占用总线。而代价仅仅是多了一个多路选择器的选择信号。本设计的特点是：采用了一条分时复用的地址/数据总线，各个器件的各个控制信号相互独立，采用多路选择器来完成数据的选通。另外，在将指令读到IR之后立即将它按指令格式中的规定，划