实验三数码管扫描显示电路.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验三数码管扫描显示电路

本科学生综合性实验报告 学号 114090315 姓名 李开斌 学院 物电学院 专业、班级 11电子 实验课程名称 电子设计自动化(EDA实验) 教师及职称 罗永道 副教授 开课学期 2013 至 2014 学年 下 学期 填报时间 2014 年 5 月 30 日 云南师范大学教务处编印 实验序号 4 实验名称 数码管扫描显示电路 实验时间 2014年5月30 实验室 同析楼114 一.实验预习 实验目的: 1、了解时序电路设计; 2、制作一个数码管显示的7段译码电路,以备以后调用; 实验原理、实验流程或装置示意图: 在电子电路显示部分里,发光二极管(LED)、七段显示数码管、液晶显示(LCD)均是十分常见的人机接口电路。通常点亮一个LED所需的电流在5~20mA之间,电流愈大,LED的亮度也高,相对的使用寿命也愈短。若以10mA导通电流来估算一个接5V的串接电阻值计算应为: (5-1.6)/10mA≈0.34KΩ。 七段显示数码管分为共阳、共阴二种极性。它们等效成八个LED相连电路。 共阴极七段显示器的LED位置定义和等效电路 共阴极七段显示码十六进制转换表 动态共阴数码管扫描设计框图 静态共阳数码管扫描设计框图 实验设备及材料 电脑一台,QuartusII 实验平台,EDA实验箱 实验方法步骤及注意事项 动态共阴数码管实验电路连线 : 1、分别将A、B、C、D、E、F、G的各个管脚连接; 2、SS0:为独立扩展下载板上第82脚,是数码管的位选扫描信号,接信号接线组“DS1-8A(T)”的引线插孔SS0。 脚,是数码管的位选扫描信号,接信号接线组“DS1-8A(T)”的引线插孔SS1。 3、SS2:为独立扩展下载板上第84脚,是数码管的位选扫描信号,接信号接线组“DS1-8A(T)”的引线插孔SS2。 4、RESET:为独立扩展下载板上第81脚,应接“多功能复用按键F1-F12”信号接线组“F1_12(T)”的 F9~F12的任意一个引线插孔 5、CLK:为独立扩展下载板上第80脚即 GCK0脚,应接时钟信号接线组“CLOCK(T)”的“FRQ(11)”引线插孔。 6、通过引脚配置,可得如下图形: 动态共阴数码管的模块: 改变“8位数字开关组(A)”的“SW8~SW5”,共有 24=16种状态,即在共阴动态数码管上分别显示十六进制数0~F。 静态共阳数码管 改变“8位数字开关组(A)”的“SW8~SW5”,共有 24=16种状态,即在DS7C共阳静态数码管上显示对应的十六进制数0~F。 二.实验内容 实验现象与结果 (1)动态共阴数码管显示模块VHDL语言程序如下: library IEEE; use IEEE.std_logic_1164.all; entity xdeled is port(di:in STD_LOGIC_VECTOR(3 DOWNTO 0); a:out STD_LOGIC; b:out STD_LOGIC; c:out STD_LOGIC; d:out STD_LOGIC; e:out STD_LOGIC; f:out STD_LOGIC; g:out STD_LOGIC ); end xdeled ; architecture a of xdeled is begin --enter your statements here process(di) type data_out is array(0 to 6)of std_logic; variable outp:data_out; begin case di is when0000=outp:=1111110; when0001=outp:=0110000; when0010=outp:=1101101; when0011=outp:=1111001; when0100=outp:=0110011; when0101=outp:=1011011; when0110=outp:=1011111;

文档评论(0)

yd327298 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档