数字逻辑第四版华科出版1-7全题稿.ppt

下载文档 降价啦

1
0
约2.34万字
约 152页
2017-02-14 发布于湖北
举报
版权申诉
保障服务

数字逻辑第四版华科出版1-7全题稿.ppt

1、本文档共152页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

* 习题课（4）真值表。 1 1 1 1 1 1 d 0 d 0 0 1 d 0 0 1 1 1 y2 y1 y0 0 0 0 0 0 0 0 1 输入脉冲 x 现态激励函数输出 D2 C2 D1 C1 D0 C0 Z 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 次态 y2(n+1）y1(n+1) y0(n+1) 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 d 0 d 0 0 1 0 1 1 1 1 1 d 0 d 0 0 1 d 0 0 1 1 1 d 0 d 0 0 1 （5）激励函数及输出函数。 * 习题课（6）电路图 Q0 x Q1 Q2 C2 D2 C1 D1 C0 D0 * 习题课 6.6 ??用T触发器作为存储元件，设计一个脉冲异步时序电路。该电路有两个输入X1和X2，一个输出Z，当输入序列为“X1-X1 -X2”时，在输出端Z产生一个脉冲，平时Z输出为0。解答：（1）根据题意，该电路为Mealy型电路。（2）状态表和状态图。 x2/1 A x2/0 B x1/0 x2/0 C x1/0 x1/0 A B/0 A/0 B C/0 A/0 C C/0 A/1 现态次态/输出 x1 x2 * 习题课（3）状态编码。 N＝3，因此需要2个触发器。根据三条原则，编码方案如下：A：00 B：01 C：11。由此得到状态表如下： A B/0 A/0 B C/0 A/0 C C/0 A/1 现态次态/输出 x1 x2 00 01/0 00/0 01 11/0 00/0 11 11/0 00/1 现态次态/输出 x1 x2 * 习题课（4）真值表。 00 01/0 00/0 01 11/0 00/0 11 11/0 00/1 现态次态/输出 x1 x2 0 0 d 1 0 0 0 0 d d 1 1 0 0 0 1 1 0 1 1 1 0 0 0 d 0 0 1 1 0 d d 1 1 0 0 0 1 1 0 1 1 0 1 输入 Z 激励函数 T2 C2 T1 C1 次态现态 y2 y1 输入 x2 x1 d 0 1 1 1 1 1 1 d d d d 0 d 0 d d 0 d 0 d 0 1 1 d d d d 1 1 1 1 0 0 0 1 1 0 1 1 d 0 0 d 1 1 1 1 0 d d 0 Q Q(n+1) CP T * 习题课（5）激励函数及输出函数。 0 0 d 1 0 0 0 0 d d 1 1 0 0 0 1 1 0 1 1 1 0 0 0 d 0 0 1 1 0 d d 1 1 0 0 0 1 1 0 1 1 0 1 输入 Z 激励函数 T2 C2 T1C1 次态现态 y2 y1 输入