第3章 逻辑门电路与触发器.pptVIP

3.1 数字集成电路的分类 3. 2 半导体器件的开关特性 3.2.2 晶体三极管的开关特性 3.2.3 MOS管的开关特性 CMOS逻辑门电路 CMOS与非门和或非门电路 CMOS逻辑门电路的系列 3.3.1 TTL 集成逻辑门电路 2. 主要外部特性参数 一、集电极开路（OC）与非门 OC门电路 OC门可以实现“线与” 二、输出三态门 2、三态门符号 3、三态门应用 三态门应用 3.4 触发器 §1 集成双稳态触发器 一、双稳态触发器的基本特性 二、RS触发器 2．工作原理 　　● 当时钟脉冲没有到来（即cp=0）时，不管R、S端为何值，两个控制门的输出均为1，触发器状态保持不变。 　　● 当时钟脉冲到来（即cp=1）时，输入端R、S的值 可以通过控制门作用于上面的基本R-S触发器。 逻辑图 cp Q R S Q S R 簿覆尸移细郁缔媚砒愧绸购闹罐瘸施恩吉意赣瘤玩津耶据今豆说锄狮哟献第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 　　注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足： ● 输入信号依然存在约束条件，即R、S不能同时为1； 　　由分析可知：时钟控制R-S触发器的工作过程是由时钟信号CP和输入信号R、S共同作用的；时钟C控制转换时间，输入R和S确定转换后的状态。 3 ．逻辑功能 　　时钟控制R-S触发器的功能表、次态方程和约束条件与由与非门构成的R-S触发器类似。 　　在时钟控制触发器中，时钟信号CP是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟作用(CP=1)时的情况。 请痛脚娘舔潜迪辙太稽翌挣公蚌杯实疮队颠悬迪祷室匙啊块皂嚏绎状沮献第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 状态方程 即cp＝1时 Qn+1＝D 钟控D触发器 cp Q R S Q S R D 功能表 1 1 1 0 1 0 Qn+1 cp D 0 × Qn 转换条件 触发器状态 状态转换方向 D=1 0 1 D＝１ D＝0 cp=1 D＝0 氮破奈镊下请纹拔舟掷上兽艳疯邹预俭懂堤凡伍绊署堰写渝身密流岂昏诈第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 钟控J-K 触发器 　　在时钟控制R-S触发器中增加两条反馈线，将触发器的 输出和交叉反馈到两个控制门的输入端，并把原来的输入端S改成J，R改成K，即可改进成J-K触发器。 　　该触发器利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制R-S触发器在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。 该秉角膜豢涯宿搞笆裕昔冀燎私素妊酥辰芦官昧秘拙泊群辐涕芯叉砒檀锯第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 ① J=0,K=0：触发器状态不变。 ② J=0,K=1：若原来处于0状态，触发器保持0状态不变；若原来处于1状态，触发器状态置成0。即JK =01时，触发器次态一定为0状态。 ③ J=1,K=0：若原来处于0状态，触发器状态置成1；若原来处于1状态，触发器保持1态不变。即JK =10时，触发器次态一定为1状态。 (1) 无时钟脉冲 (CP=0)时，触发器保持原来状态不变。 (2) 时钟脉冲作用(CP=1)时，与J、K相关。 J-K触发器的工作原理如下： 　　④ J=1,K=1：若原来处于0状态，触发器置成1 状态；若原来处于1状态，触发器置成0状态。 即JK =11时，触发器的次态与现态相反。 炭双器滚方湃冷将轿饲酷绪丸瑰瓶蛹祖愚墅赦被推蛊粤廊欠您迹溺卷讼襟第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 归纳起来，J-K触发器的功能表如下表所示。 J-K触发器功能表 J K Qn+1 功能说明 0 0 0 1 1 0 1 1 Q 0 1 Q 不变 置 0 置 1 翻转 　　次态方程为 　　上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”问题，实际中广泛采用主从J-K触发器。 练淋燕履瑶精杖肆阴籍蛙韦吗鄂琼霸振症趾面值恳浅敞并株烦奠缕二脑韦第3章 逻辑门电路与触发器第3章 逻辑门电路与触发器 T触发器 Q Q CP J C K T 3．T触发器 将JK触发器的两个输入端连接在一起作为数据输入，就构成了T触发器。 T 触发器的特征方程： Qn+1＝TQn＋TQn ＝T?Qn 当T=0时，触发器保持原来状态； 当T=1时，触发器在时钟作用下翻转。 Qn Qn Qn+1