12-习题解析-第四章01.doc.pptVIP

4. 说明存取周期和存取时间的区别。 解：存取时间仅为完成一次操作的时间（存取时间）， 存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns， 则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器写入或读出的最大数据数。 存储器带宽 / 1s = 32位 / 200ns 存储器带宽 = 160M位/秒 = 20MB/S = 5M字/秒 7. 一个容量为16K X 32位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？ 1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位 解： 地址线和数据线的总和 = 14 + 32 = 46根； 各需要的片数为： 1K X 4：16K X 32 / 1K X 4 = 16 X 8 = 128片  2K X 8：16K X 32 / 2K X 8 = 8 X 4 = 32片  4K X 4：16K X 32 / 4K X 4 = 4 X 8 = 32片  16K X 1：16K X 32 / 16K X 1 = 32片 4K X 8：16K X 32 / 4K X 8 = 4 X 4 = 16片 8K X 8：16K X 32 / 8K X 8 = 2 X 4 = 8片 10. 半导体存储器芯片的译码驱动方式有几种？ 解：半导体存储器芯片的译码驱动方式有两种： 线选法（单译码器）和重合法（双译码器）。 线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。 这种方法通过行、列译码信号的重合来选址，也称矩阵译码。 可大大节省器材用量，是最常用的译码驱动方式。 12. 画出用1024X4位的存储芯片组成一个容量为64KX8位的存储器逻辑框图。 要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。 解：设采用SRAM芯片， 总片数 = 64K X 8位 / 1K X 4位 = 64 X 2 = 128片 题意分析：本题设计的存储器结构上分为总体、页面、组三级， 因此画图时也应分三级画。首先应确定各级的容量： 页容量 = 总容量 / 页面数 = 64K X 8位 / 4 = 16K X 8位； 页面逻辑框图：（字扩展） 13. 设有一个64KX8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。 解： 存储基元总数 = 64KX8位  = 512K位 = 219位； 思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向， 因为地址位数和字数成2的幂的关系，可较好地压缩线数。 14. 某8位微型机地址码为18位，若使用4KX4位的RAM芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为32KX8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何选择各模块板？ 15. 设CPU共有16根地址线，8根数据线， 并用-MREQ（低电平有效）作访存控制信号， R/-W作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：