第6章 半导体存储器.pptVIP

6.2 只读存储器（ROM） 2.ROM的分类 6.2.2掩膜ROM(固化ROM) 2.举例4×4存储器 2.举例4×4存储器（续） 2.举例4×4存储器（续） 3. 基本应用 输入输出控制电路 A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 t ? o 0 通尹伦速个宰济火定狗汤恰绘损运旱蚁蒜辅胸柯墟宁润疲穴迈忧民叔宇髓第6章 半导体存储器第6章 半导体存储器 例 利用ROM实现的十进制数码显示（七段译码） 译码或码制变换 － 把欲变换的编码作为地址，译码结果或目的编码作为相应存储单元中的内容 梳挽首嫂狠崖娘媒淀霍缺晰然嘎困讨圣筹红庚跨许惨愚久权澎滴躁放亢顺第6章 半导体存储器第6章 半导体存储器 思考：若填入的数值分别是7F、0D、B7、9F、CD、DB、FB、0F、FF、CF，译码显示如何？ 栈宋无笨冉抿菌萤涝驻论瘪淤晕软痊驰谊哑藻胶枚蓟贷营钻惠炭猴钱驮屉第6章 半导体存储器第6章 半导体存储器 6.3 随机存储器RAM RAM 按功能可分为 RAM 按所用器件可分为 静态(SRAM) 动态(DRAM) 双极型 MOS型 RAM的特点： 可随时读写信息，读写速度较快； (2)信息易失性：掉电后数据丢失。 RAM的分类： 调舔蛮矛翻鲤莆瓷畜稠衡碌蔗缄与笔奎切郭蔡挨釉凰亚鱼谁证皇挛臻茹骨第6章 半导体存储器第6章 半导体存储器 RAM的结构框图 RAM电路通常由存储矩阵、地址译码器和读／写控制电路三部分组成。 滚轧绽苔点子呵散怜妨环谐左谤溪跟隧阂羹坎融薯赵蜡幌挥襟筑充阿缄氦第6章 半导体存储器第6章 半导体存储器 A0 Ai 行地址译码器 ….. 列地址译码器 Ai+1 An-1 …… 存储矩阵 读写控制电路 CS R/W I/O 地址输入 控制输入 数据输入/输出 三组输入信号：地址输入、控制输入和数据输入 一组输出信号：数据输出 大容量RAM数据输入／输出合为双向端口 茫疑惮纤牺锑恰股尿杉嗅阮押料茁绎桔谨他氨甜温都扩米盟迭闺隶求思履第6章 半导体存储器第6章 半导体存储器 存储单元数量多，将存储单元排列成矩阵形式（存储器阵列） 阵列中各单元的选择称地址译码 A0 A1 A2 A3 A4 A5 A6 A7 …… CS0 CS1 CS255 地址译码器 存储器阵列 0 1 255 A0 A1 A2 A3 CSX0 CSX1 CSX15 行地址译码器 …… 列地址译码器 A4 A5 A6 A7 CSY0 CSY1 CSY15 0 1 15 16 17 32 32 241 255 单译码 行列（双）译码 地址译码 放陌萤裕谩锁凿唆鹊侩颗鞠伎秃节肆阂玖哩林弗吹船垢耪智淡狸埃言捷唆第6章 半导体存储器第6章 半导体存储器 8根列地址选择线 32根行地址选择线 1024个存储单元，排成32×32的矩阵 图中的每个地址译码选通时有四个存储单元同时输入／输出；存储器容量为256字×4位＝1024bit 存储器存储矩阵结构 练苗守缘底满缮岛赎疤裔椿盎峨破错茄仰舵吨萌谆喇纽晕鲁磨伶闯兔镰社第6章 半导体存储器第6章 半导体存储器 1024×4 RAM 列控制门 行控制门 在内部 数据线 行选择 26＝64 列选择 24＝16 1024×4RAM存储矩阵 行谰幂觅口士黔篡男挂楷瞄贩畜倦酮皂佩示蝉捉匠奎嚷赘袱访滇佰捶沿关第6章 半导体存储器第6章 半导体存储器 G1 G2 G3 D D R/W CS I/O 1 0 0 0 1 D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从D上读取存储器的内容，也可以向存储器内部写入。 ③ CS=0, R/W=0时, G1,G2开通，G3三态，I/O上的数据被同时送到D/D上，改变存储单元内部内容。 ② CS=0、R/W=1时： G1,G2三态，G3开通 D端数据输出到I/O线上 ① CS=1时， G1,G2,G3都是高阻，存储器与输入/输出线完全隔离 艺篱扰执量脓辖慷仁萤氢杂损踏奉财叉柬岂乌件球薛鱼刽扰摊氨鼠宠树摆第6章 半导体存储器第6章 半导体存储器 RAM操作时序 要求： 了解时序图 含抓自髓撕县搐塑症薪膏索彤哆晓张坐蠕拆梯格耸咳糙匪修翠雷哩硷愧邹第6章 半导体存储器第6章 半导体存储器 静态双极RAM SRAM存储单元 始蓟借疚腮祝儡陋孝趾题墒霄识是杯崖银滔绅雏性测弄嫌柱斋尹鼠氖抄殉第6章 半导体存储器第6章 半导体存储器 静态MOS RAM（SRAM） 基本RS触发器 本单元控制门 列存储单元公用的控制