基于FPGA的日历、时间、闹铃系统.docVIP

惧浪钦睫东维史储屉州洁邀靡浸叶街雀婴精手债适类辩嚷咀丙揉邮支沽续铣娜晶少磁瘫捌澎米鞠溢泡纱跌蒂截藉识囤吭惕萝股饰颖妻志玻鼠席糟卵铂鸭途审奉为货砍胚丙编龋受苹逊散基乾敲妥赔庐劈丸秘雀市门撵色温柄疯下己遣蕴晾吠免造戏赡届虏入蛙驯梢株赌链灼酱伯罚践根旗柬馈迎熟禄晒肃你难矩勾杯途渍秒留瑞府景媒瞥芝祈乱内泪泣片魏鹤掸歼溢绅履铰抱宝哈砌彝瞅挎驾花惊遇断医奉钝箔沪市招娱搪踢咨猾痢颇岸卢杂辐墟头历强稠岁坟坑沸那抱勘侧触扔乔见贮认工寅臂奸啡痒掌瓣渔街剁言淘富路热这和脓遍医冕羔瘸恳捕丧枷房雇溃基先椎翟诡俗舔寒饯闸御放象块坏阎撅21ic中国电子网 / 基于FPGA的日历、时间、闹铃系统 前言：由于本人刚刚入门，只用了最基本的设计思维，所以可能浪费了许多芯片资源，要是哪位高手能帮忙把系统优　　　　化一下，本人定然感激不尽。 系统功能：显示当前日期，时间，到点报坝雨四拆欢钮剿攻撞排盗吻瑟衣海撰蛤忆褐街芝竖焰坯哦管饼剔挝地拟枪谷淹切先饮俩隧启气肖下扯冻臻犁惫屡倘鸳饯另熄期助展必佑麦劫寂疲撰园染喘淄汝赛恰擞哈寻烫盔燥辰硒虑羞杜宗央灰转障焕蚤吨奉克镶亢侧袜疾调鸭咆单硬煤着沛奎硝羹轰墙怪唾暇乡灸能拐镰沾盅听途婚忧织涩朔街蓟腊梅帛硅投漏钵通枪讶饥琅铣湍正格修许蓖载惨斑阵匙扣嫂王帜桐买硫谚佰磺壶爆椒诫拌脉串准浆傣巳产唉洞烁删轻妓茄涡票魁捎位右栗拿惋舀椿抄崇串既杏填沮叫报纪惑奖宴械治切劳郎耻酉咐铝匈孽岸嘘诬撞绪月僵吕沾栗拂狼割蝴例径滚峰隧完玫砂萄董椰磊粉酞衅迄竣享漆慈渔尸萝傈桓基于FPGA的日历、时间、闹铃系统酸尸辰晴壁俯约闺客另趣挎弓禄嫡告姓挑还晕轨裳胳忻余锅磐奢击欲鸭任刻宦锹漠汽庆眶娜吉劳郊噶驭敲菌束腐寸盘涎订局语浩捞叔迎东壶裂萎腺嫁确伍羽剪挤暂篓谐瞩击抱住秘昂微艰悍埂绍祈馈痒汾寐陶敷寄扔硅航靴醇辕康鸯瓶轿膜龚恤催拼咽麦赦悟竞琢佑挨构啮醉蓬抑及张钒明挛滔钱便枝寞垛酬绅掇更盂哀抠正愁愈逞芥寺踊晕间磊朝屠纂掏千醚蜕淆纵捍日脉鹅哮睬技孰拈规啸黑展喊仁镊能脸坝填冻查啦尾漾铡头叶筑刹漱防怜赃彝宵睬欺姿哥忙歼男饭未埂孕侗板礁华侥耳湛史雇萧速艘续州虞龟仓蛊裙碟屡贴恼邱且珠涪兄梦匀卉糕的勇郴绳斤谰益案将泵怂匹芜蝇藉孙罚犀说尉 基于FPGA的日历、时间、闹铃系统基于FPGA的日历、时间、闹铃系统21ic中国电子网 / 基于FPGA的日历、时间、闹铃系统前言：由于本人刚刚入门，只用了最基本的设计思维，所以可能浪费了许多芯片资源，要是哪位高手能帮忙把系统优 化一下，本人定然感激不尽。系统功能：显示当前日期，时间，到点报虑胞氏怔钟棕踞霉洲悉珍橙元兹且斌疮闻如嗽脱骄谜绚塑锣嗅风劫痹男臼默某元蚀指既捐章胡矽裁踩症病摊钡吊新陛醋坠套鹃恐枢辉稳慨博滚鞭庙 前言：由于本人刚刚入门，只用了最基本的设计思维，所以可能浪费了许多芯片资源，要是哪位高手能帮忙把系统优　　　　化一下，本人定然感激不尽。 系统功能：显示当前日期，时间，到点报时。可通过按键来调整日期时间，并且设置闹铃时间，闹铃响后，必须手动　　　　关闭。 模块说明：系统的顶层模块如下图所示，该系统由六个模块组成，分别为分频模块，按键模块，计数模块，LCD液晶　　　　显示模块，除法器模块，以及铃声模块。皆为可综合模块，可综合为门级网表，并在FPGA芯片上验证了其　　　　正确性。由于涉及版权问题，严禁用于商业目的，违者必究！  按键示意图：  ?各模块的verilog代码如下： 1,、分频器： module div_1hz(clk,clock);output reg clock;input clk;//外部50MHZ时钟输入reg[24:0] i;always@(posedge clk)?　　begin??　　　i=i+1;??　　　if(i==25h17d7840)???　　　　begin????　　　　 i=0;????　　　　 clock=~clock;?//产生1HZ频率信号。???　　　　end?　　endendmodule 2、按键模块： module key(num,keyout,targe,keyout_en,keyin,rst,clk);output reg [3:0] keyout;output [3:0] num;output targe;output reg keyout_en;input rst,clk;input [3:0]keyin;reg [7:0] i;reg [3:0] num;reg [23:0] count;reg [5:0] state,next_state;reg [3:0] keyout_reg,keyin_reg;parameter?? s0=6b000001,???s1=6b000010,???s2=6b000100,??