第8单元 VHDL结构.pptVIP

下载本文档

4
0
约2.85万字
约 84页
2017-03-16 发布于江苏
举报
版权申诉

第8单元 VHDL结构.ppt

1、本文档共84页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第8单元 VHDL结构

第8章 VHDL结构 8.1 VHDL实体 entity 8.2 VHDL结构体 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.4 VHDL库 8.4 VHDL库 8.5 VHDL程序包 8.5 VHDL程序包 8.6 VHDL配置 8.7 VHDL文字规则 8.7 VHDL文字规则 8.7 VHDL文字规则 8.7 VHDL文字规则 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.8.1 预定义数据类型 9. 文件(FILES)类型 PROCEDUER Readline (F: IN TEXT; L: OUT LINE); PROCEDUER Writeline (F: OUT TEXT; L: IN LINE); PROCEDUER Read ( L: INOUT LINE; Value: OUT std_logic; Good: OUT BOOLEAN); PROCEDUER Read (L: INOUT LINE; Value: OUT std_logic); PROCEDUER Read ( L: INOUT LINE; Value: OUT std_logic_ vector; Good: OUT BOOLEAN); PROCEDUER Read (L: INOUT LINE; Value: OUT std_logic_ vector; PROCEDUER Write ( L: INOUT LINE; Value: IN std_logic; Justiaied: IN SIDE :=Right;field; IN WIDTH :=0); PROCEDUER Write (L: INOUT LINE; Value: IN std_logic _ vector, Justiaied: IN SIDE :=Right;field; IN WIDTH :=0); 8.8.2 IEEE预定义标准逻辑位与矢量 1. 标准逻辑位STD_LOGIC数据类型 2. 标准逻辑矢量(STD_LOGIC_VECTOR)数据类型 STD_LOGIC_VECTOR类型定义如下： TYPE STD_LOGIC_VECTOR IS ARRAY ( NATURAL RANGE ) OF STD_LOGIC ; 8.8.3 其他预定义标准数据类型无符号型(UNSIGNED) 有符号型(SIGNED) 小整型(SMALL_INT) LIBRARY IEEE ; USE IEEE.STD_LOIGC_ARITH.ALL ; 8.8.3 其他预定义标准数据类型 1. 无符号数据类型(UNSIGNED TYPE) UNSIGNED(1000) VARIABLE var : UNSIGNED(0 TO 10) ; SIGNAL sig : UNSIGNED(5 TO 0) ; 2. 有符号数据类型(SIGNED TYPE) SIGNED(0101) 代表 +5，5 SIGNED(1011) 代表 –5 VARIABLE var ：SIGNED(0 TO 10); 8.8.4 VHDL数组类型 TYPE 数组名IS ARRAY(数组范围)OF数据类型； TYPE stb IS ARRAY (7 DOWNTO 0) of STD_LOGIC ;