第5章存储器解说.ppt

高速缓冲存储器地址映射 * Cache的置换算法 在采用全相联地址映射和组相联地址映射方式时，在主存向Cache传送一个新块时，若Cache中的可用位置已被占用时，就应该调用置换算法，淘汰旧块，调入新块进行置换。 1．先进先出（FIFO）算法 FIFO算法的基本思想是：按调入Cache的先后决定淘汰的顺序，即在需要更新时，将最先进入Cache的块作为被置换的块。这种算法不需要随时记录各个块的使用情况，容易实现，而且系统开销小。其缺点是可能会把一些需要经常使用的程序块被调入的新块置换掉。 2．近期最少使用(LRU)算法 LRU算法的基本思想是：把CPU近期最少使用的块作为被置换的块。这种置换算法相对合理，但需要随时记录Cache中的各块使用情况，以便确定哪个块是近期最少使用的块，实现起来比较复杂，系统开销较大。 * 1、虚拟存储器 虚拟存储器极其管理技术是现代操作系统的重要特征之一，它将外存资源与内存资源进行统一管理，解决了用较小容量的内存运行大容量的软件问题。 操作系统的资源管理程序分为四个部分：处理器管理、存储器管理、外部设备管理和文件管理。 虚拟存储器的工作原理是：在执行程序时，允许将程序的一部分调入内存，其他部分保留在外存。当需要执行存放在外存的某个程序段时，由CPU执行某种程序调度算法将它们调入内存。 5.6 虚拟存储器及其管理技术 * DDR3 DDR3相比起DDR2有更低的工作电压， 从DDR2的1.8V降落到1.5V，性能更好更为省电； DDR2的4bit预读升级为8bit预读，DDR3目前最高能够可以达到1600Mhz的速度； 目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度； 首批DDR3内存模组将会从1333Mhz的起跳。 DDR3内存 * 3.存储器的性能指标 存储容量 1KB=210B=1024B；1MB=220B；1GB=230B；1TB=240B 存取速度 大多数SDRAM芯片的存取时间为5、6、7、8或10ns DDR内存的存取时间一般为6ns，而更快的存储器多用在显卡的显存上，如：5ns、 4ns、 3.6ns、 3.3ns、 2.8ns 等。 可靠性 MTBF(Mean Time Between Failures):平均无故障时间。 功耗 内存的功耗恐怕是所有配件中最低的了，一般在0.5W~2W之间。 * 1、EPROM芯片 Intel产品：2716（2K×8b）、2732、2764、27128、27256、27512（64K×8b） 引脚由控制总线、数据总线、地址总线构成 ROM A0-An CE OE 数据线 地址线 控制线 D0-D7 5.2 只读存储器 * 2K字节。此处b为bit。 Intel2764A（8K×8b）的芯片引脚和功能框图如下： 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC PGM NC A8 A9 A10 A11 CE OE D7 D6 D5 D4 D3 注：NC未接 * 图中有13根地址线，8根数据线，为什么？ Vcc PGM OE CE A0-A12 Vpp GND D0-D7 Intel2764引脚功能： 地址线：A0－A12（8K*8b） 数据线：D0－D7 /OE：输出允许 。0：数据输出； 1：输出禁止。 /CE：片选信号。 0：地址信号有效； 1：未选中芯片。 /PGM：编程位，低电平脉冲保留一定时间，则可编程写入。 Vpp：编程电压，编程时为12.5V，平时为5V。 * ROM与CPU的连接 A0--A12 片选信号 产生电路 总线控 制逻辑 /CE M/IO D/C W/R 高位地址线 D0--D7 /OE 2764 * 存储器的扩展：单个存储芯片的容量有限，有时需要连在一起进行扩展，通常有位扩展、字扩展、及字和位扩展。 A0—A12 CE OE 2764（0） D0-D7 D8-D15 D16-D23 D24-D31 2764（1） 2764（2） 2764（3） ◇位扩展（单元数量不变，每个单元的字长增加）： 如8位字长→32位字长 问：2764是8位的，如果要32位字长，怎么办？ **此时数据总线为32位。 * ◇字扩展（每个单元的位长不变，单元数量扩展）：如8KB →16KB 2764 （1） 2764 （2） D0—D7 A0—A12 OE CE1 CE2 D0—D7 *数据总线依然为8位。此时2根片选信号