半导体集成电路DDR3测试方法-送审稿.doc

ICS点击此处添加ICS号 点击此处添加中国标准文献分类号 中华人民共和国国家标准 GB/T XXXXX—XXXX 半导体集成电路 Test methods for DDR3 SDRAM 点击此处添加与国际标准一致性程度的标识 XXXX - XX - XX发布 XXXX - XX - XX实施 目次 前言 III 1　范围 1 2　规范性引用文件 1 3　术语和定义 1 3.1　被测器件（DUT）　Device　Under　Test 1 3.2ATE）　Automatic　Test　Equipment 1 3.3　Evaluation　Board 1 3.4PHY）　Physical　Layer 1 3.5DDR）　Double　Data　Rate 1 3.6SDRAM）　Synchronous　Dynamic　Random　Access　Memory 1 3.7SSTL）　Stub　Series　Terminated　Logic 2 4 2 4.1　功能验证的要求 2 4.2　电参数测试的向量要求 2 4.3　电参数测试的台式设备要求 2 4.4　交直流工作条件 2 5　指标体系及测试分类 3 6　功能验证 3 6.1　目的 3 6.2　测试框图 3 6.3　测试方法 3 6.3.1　读写数据对比 3 6.3.2　MemTest86 3 6.4　规定条件 4 7　时钟测试 4 7.1　目的 4 7.2　测试管脚 4 7.3　测试框图 4 7.4　测试方法 5 7.4.1　tCKtCK（avg） 5 7.4.2　tCHavg）、tCL（avg） 5 7.4.3　tJITper） 5 7.4.4　tWR 5 7.4.5　tAA 5 7.4.6　tRP 5 7.4.7　tRCD 6 7.5 6 8　读参数测试 6 8.1　目的 6 8.2　测试管脚 6 8.3　测试框图 6 8.4　测试条件和要求 7 8.4.1　VOH.DQVOL.DQ 7 8.4.2　tDQSQ 7 8.4.3　tDQSCK 7 8.4.4　tRPREtRPST 8 8.5　规定条件 8 9　写参数测试 8 9.1　目的 8 9.2　测试管脚 8 9.3　测试框图 8 9.4　测试条件和要求 9 9.4.1　VIH.DQVIL.DQ测试： 9 9.4.2　tDQSS 9 9.4.3　tIStIH测试： 9 9.4.4　tDStDH测试： 10 9.5　规定条件 10 10　IDD/IDDQ 10 10.1　目的 10 10.2　测试管脚 10 10.3　测试框图 10 10.4　测试条件和要求 10 10.5　规定条件 11 附录A（资料性附录）　MemTest86 12 前言 本标准由中华人民共和国工业和信息化部提出。 本标准由工业和信息化电子工业标准化研究院 本标准起草单位:工业和信息化部电子工业标准化研究院。 本标准主要起草人:。 半导体集成电路 第三代双倍数据速率同步动态随机存储器测试方法 范围 本标准规定了半导体集成电路第三代双倍数据速率同步动态随机存储器（以下简称DDR3 SDRAM）的测试方法。 本标准适用于半导体集成电路DDR3 SDRAM的 GB/T 17574 –1998 半导体器件集成电路 第2部分：数字集成电路 JESD79-3F <DDR3 SDRAM SPECIFICATION> 术语和定义 被测器件（DUT） Device Under Test 测试过程中的被测对象。 自动测试系统（ATE） Automatic Test Equipment 集成化的集成电路测试专用系统。自动测试系统配有多路电源，数字测试通道及专用的测试软件开发环境。其中，数字测试通道配备有PE（Pin Electronics）和PMU（Parametric Measurement Unit）等可实现对被测对象的激励和测量。 工程评估板 Evaluation Board 用于集成DDR3控制器器件的测试用评估板。工程评估板支持处理器基本功能和扩展功能，配备输入输出端口，并留有必要的测试接口。 物理层（PHY） Physical Layer 电路的物理层，数据传输的通路 双倍数据速率（DDR） Double Data Rate 在每个时钟周期内进行两次数据传输的架构，分别在时钟上升沿和下降沿传输数据。 同步动态随机存储器（SDRAM） Synchronous Dynamic Random Access Memory 以时钟同步基准，需要连续的刷新存储数据，并随机指定存储地址的存储器 短截线串联终端逻辑（SSTL） Stub Series Terminated Logic 适用于DDR3 SDRAM的接口逻辑 一般性要求 DDR3