数电数字实验课件2010秋-副本重点.ppt

F10函数信号发生器使用方法 [输出] （绿灯不亮） [shift] [脉宽]（即选方波） [频率][1][KHZ] [幅度][5][VPP] [shift][猝发]（即偏移）[2.5] [VPP] [输出] （绿灯点亮） 实验六 数字电路综合实验 一、实验目的 1.融会贯通组合逻辑和时序逻辑电路的全部内容，在掌握单元电路的基础上，学习对它们的综合应用。 2.通过对一个简单数字系统的设计和调试，学会电路的基本设计方法和基本调试技能。 3.设计一个数字转速计系统的数字电路。 二、设计要求 1、转速计最大量程为1500转/分； 2、假定每转一周产生一个脉冲信号； 3、可直接从数码管读出转速值，单位为 n转/秒，或n转/分。 数字转速表 转速传感器产 生电脉冲信号 信号采集与 处理电路 显示器件 信号采集与处理电路 定时器 控 制 门 计 数 器 译 码 器 传感器信号 数字转速表 实验考试范围 组合逻辑电路设计 时序逻辑电路设计 计数器 仪器使用 三、实验内容 1、用D触发器构成4位二进制加法计数器（参照图4. 2），其中CP接1HZ或1KHZ时钟信号，Q0、Q1、Q2、Q3接指示灯。分别用指示灯和示波器观察计数结果，并画出波形图。 t t t C P t Q 2 Q 0 Q 1 t Q 3 3、设计任意进制计数器： （1）分别用74LS192和74LS161用置数法设计模为6的计数器，有效序列为 1——6循环 （要求用 1Hz CP脉冲观察计数结果） （2）用74LS161用复位法设计模为21的计数器，有效序列为0——20循环 （要求用 1Hz CP脉冲观察计数结果） （3）用两片74LS192组成2位十进制加法计数器，输入1Hz连续脉冲，进行00——99累加计数，输出接数码管。 4、计数器应用（见实验讲义）。 实验三 时序逻辑电路设计 一、实验目的 1、掌握同步时序逻辑电路的设计方法。 2、熟悉集成触发器的逻辑功能及使用。 二、实验仪器及器件 1、数字实验箱 2、数字示波器 3、74LS74（双D触发器） 74LS76（双JK触发器） 4、74LS00 (与非门) 5、74LS04（六反相器） 6、74LS32 (或门) 7、74LS08 (与门) 三、实验内容 1、用JK触发器设计一个8421码十进制同步加法器。（仿真） 2、用D触发器设计一个110串行序列信号检测器。 （接线） 3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真） 其中，1、2必做，3选做。 同步时序逻辑电路的设计过程 时序逻辑问题 状态转换图（表） 最简状态转换图（表） 电路方程式 电路逻辑图 逻辑抽象 状态化简 选定触发器的类型 检查能否自启动 设计示例： 用D触发器设计一个同步四相时钟发生器 四相 时钟 发生器 Q1 Q2 Q3 Q4 CP CP Q1 Q4 Q3 Q2 图2.2.7.2 四相时钟发生器输入、输出波形图 设计步骤： 根据题意可知，电路是在时钟信号控制下自动从1001→0011 → 0110 → 1100 → 1001循环变化。电路没有输入变量，设输出变量为：Q4、Q3、Q2、Q1。 画出状态转换图。 （规定如果起始状态不是有效状态，则下一状态自动进入1001状态，以保证电路自动进入有效循环） 1001 1100 0011 0110 0001 0010 0100 0101 0111 1000 1010 1011 1101 1110 1111 0000 00 01 11 10 00 1001 1001 0110 1001 01 1001 1001 1001 1100 11 1001 1001 1001 1001 10 1001 0011 1001 1001 Q2，Q1 Q4，Q3 3、状态化简 由于电路次态Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）只取决于电路现态Q4（n）、Q3（n）、Q2（n）、Q1（n）的取值，根据状态转换图可得现态逻辑函数和次态逻辑函数的卡诺图： 为了化简方便，将上图分解为四个卡诺图分别表示Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）。 00 01 11 10 00 1 1 0 1 01 1 1 1 1 11 1 1 1 1 10 1 0 1 1 Q2，Q1 Q4，Q3 Q4（n+1） 00 01 11 10 00 0 0 1 0 01 0 0 0 1 11 0 0 0 0 10 0 0 0 0 Q2，Q1 Q4，Q3 Q3（n+1） 00 01 11 10 00 0 0 1 0 01 0 0 0 0 11 0 0 0 0 10 0 1 0 0 Q2，