38086微型计算机体系结构改讲解.pptVIP

8086 CPU引脚及功能 第三章 8086/8088微型计算机体系结构 3． /S7 总线高位有效信号。 和AD0编码的含义 无效 1 1 低8位数据总线上进行字节传送 0 1 高8位数据总线上进行字节传送 1 0 16位数据总线上进行字传送 0 0 总线使用情况 AD0 §3.2 8086/8088 CPU引脚及功能 8086 CPU引脚及功能 第三章 8086/8088微型计算机体系结构 8086 CPU引脚及功能 第三章 8086/8088微型计算机体系结构 INTR：Interrupt Request 可屏蔽中断请求信号 INTA：Interrupt Acknowledge 中断响应信号 NMI：Non-Maskable Interrupt Request 不可屏蔽中断信号 RESET：复位信号，高电平有效 MN/MX：工作模式选择信号 CLK：主时钟信号 HOLD：总线请求信号，其他部件使用总线的请求信号 HLDA：总线请求应答信号 TEST：测试信号，CPU继续等待的信号，与其他处理器协调用 Vcc、GND：电源线 8086的系统配置 第三章 8086/8088微型计算机体系结构 最小模式系统 8086的系统配置 第三章 8086/8088微型计算机体系结构 最小模式系统 8086的系统配置 第三章 8086/8088微型计算机体系结构 最小模式系统 存储器结构 第三章 8086/8088微型计算机体系结构 一、存储器的组成 8086/8088 CPU能寻址1M字节的存储单元。 每个存储单元存放8位二进制数，即一个字节，且这些存储单元是顺序排放的。 每一个存储单元用唯一的一个地址码标识（20位二进制数），这个地址码标识称为物理地址。 §3.3 存储器结构 一个存储单元中存放的信息称为该存储单元的内容，如图3-13表示，在0002H地址单元存储的信息为34H，即0002H单元的内容为34H，表示为： [0002H]＝34H或（0002H）＝34H。一个单元存放一个字节，一个字则占用两个连续单元：低字节存放在低地址，高字节存放在高地址。 存储器结构 第三章 8086/8088微型计算机体系结构 §3.3 存储器结构 一个单元存放一个字节，一个字则占用两个连续单元： 低字节存放在低地址，高字节存放在高字节。--小端模式。 高字节存放在低地址，低字节存放在高地址。--大端模式。 我们常用的X86结构是小端模式，而KEIL C51则为大端模式。很多的ARM，DSP都为小端模式。有些ARM处理器还可以由硬件来选择是大端模式还是小端模式。 重要概念：大端模式、小端模式 存储器结构 第三章 8086/8088微型计算机体系结构 512k×8(位) 偶地址 存储体 （A0=0） 512k×8(位) 奇地址 存储体 （A0=1） FFFFE=220－2 15 8 7 0 00001 00003 00005 00000 00002 00004 220–1=FFFFF ?1．8086 系统中存储器的结构 将8086系统中1M字节的储存空间分成两个512k字节的存储体，一个存储体中包含偶数地址，另一个存储体中包含奇数地址，两个存储体之间采用字节交叉编制方式。 对于任何一个存储体，只需19位地址码（A1~A19）就够了，另一个地址码A0 用来区分当前访问哪一个存储体，即A0=0表示访问偶地址存储体，A0=1表示访问奇地址存储体。 存储器结构 第三章 8086/8088微型计算机体系结构 A0 操 作 0 0 同时访问两个存储体，读/写一个字的信息 0 1 只访问奇地址存储体，读/写高字节的信息 1 0 只访问偶地址存储体，读/写低字节的信息 1 1 无访问存储体操作 8086系统存储器与总线连接 ，当 8086系统中，另设一个总线高位有效控制信号 ，当 有效时，选定奇地址存储体，体内地址由A1～A19确定；当A0=0时，选定偶地址存储体，体内地址由A1～A19确定。 三种访问存储器的方式： 一个非常重要的概念： 规则字: 在内存中，当存放一个字的时候，按照低字节放在偶地址中的原则存放，高字节存放在奇地址中。（通常简记为：奇高偶低）。否则，为非规则字或非对准字。 ….. 10000H 10001H 10002H 10003H ….. 例