电子科大微嵌ppt2讲述.ppt

P36. 介绍集中重要的指令。 解释汇编指令和机器码的对应关系。 中断、异常、陷阱，作为一类来讲。他们都是由硬件专门执行的，跳转到固定地址执行的程序机制。 中断指外部突发事件 异常指程序员未知的，不可估计的突发事件 陷阱指程序员软件设定的跳转到某以程序执行的机制 将前面所述内容串起来贯通一次。 首先引入分层的概念，从分层设计思想着手解说计算机系统层次结构的概念。 从工程的角度说明计算机分层的必要性。 分层讲解体系结构在计算机系统中的位置，从运算需求开始，一直到指令在硬件中执行一步一步进行讲解。 说明程序从文本文件变为可执行程序的过程。强调本课程主要集中在那个层次上的讲解。 提高体系结构的性能，先应该解决指令的问题，指令的设计有两种不同的思路，各自有其实现并行指令运行的方法。 存储器的速度远远低于cpu的速度，解决存储器的瓶颈是一个重要问题。 总线是系统的中枢神经，提高总线速度和输入输出设备的工作效率。 加州大学伯克利分校研究表明，20%的简单指令使用频率较高（占运行时间的80%），80%的复杂指令只在20%的时间内使用。 硬件加速使得复杂指令可以运行得比较快。一条指令运行不需要多次读取存储器。 RISC： 1.指令条数少，格式简单 2.提供足够的寄存器，限制内存访问指令 3.指令由硬件直接执行，单周期内完成 4.充分利用并行技术 5.强调优化编译器的作用。 如Intel的MMX（多媒体指令集）、SSE（Streaming SIMD Extensions浮点运算加速DSP处理）指令集都是将复杂的指令放到cpu中间来。 可以看出CISC结构中，数据可以从任何地方调入运算器。 RISC则只能在寄存器中。 程序和数据总线分开读写，使得系统效率得到大大提高。 无止尽的提高数据位宽是不现实的，存在两个问题 1.线与线之间的串扰 2.数据准备时间的不同步造成系统时钟频率的限制。 双端口存储器 现代个人计算机的结构，多总线形式。 不同总线需求不一，实现方式不同。 现代总线趋于串行化，使用片内交换机将不同部件间的数据进行交换。是一个微型计算机网络。 串行数据具有抗扰能力强，速度快的优点。 北桥负责高速设备互交。 南桥负责外围慢速设备通信。 FSB是CPU与北桥芯片的高速通道，后端总线是指的CPU不同核之间的通信通道。当前前端总线时钟最高400MHz 前端总线位宽为64bit,单周期可达4次传输，传输速率可达到12800MB/s. 不同速度的I/O设备连接到主机上连接方式不同，以协调不同设备的速度差异。 时间重叠：多个处理过程在时间上相互错开。（流水线） 资源重复：通过重复设置资源，提高系统性能。 资源共享：软件方法，多个任务按一定时间顺序轮流使用一套硬件设备。 先复习同步数字设计的意义。 解释取指令，解码，执行，回写分别代表的含义。 顶图是指令执行过程中，依次完成指令执行任务过程。 底图为流水线执行过程。 Intel某些cpu流水线级数可以达到3x级。 流水线可以通过简化组合逻辑设计来提高时钟频率 两个执行部件，一个等待，一个执行。 增加资源提高性能。 数据冲突：i写之前j读取（希望读取i）、i写之前j写入（希望保留j）、i读之前j写入（希望读旧值） 结构冒险：除法器仅一个，两条指令需要使用，一条用，一条等。总线也是。 控制冒险：跳转操作使得流水线清空。 CPI是单指令执行周期数。 多个处理器核集成在一个芯片中。 片上多核技术，将大型机所用的技术应用于单芯片内部，形成单芯片多核。 流处理器：将任务划为小的部分，按照流顺序调度 PIM内存处理器：内存带宽浪费较大，有效利用该内存带宽 可重构计算处理器：FPGA等可重构设计 多核芯片中引入多线程切换能力。 细粒度多线程(Fine-Grail Multithreading)在每个指令中切换线程，处理器必须能在每个时钟周期切换线程。 其优点是可以隐藏停顿引起的吞吐量损失；缺点是单个线程处理速度变慢了。 粗粒度多线程(Coarse-Grail Multithreading) 仅当遇到开销大的阻塞时才切换线程 其缺陷在于流水线启动开销引起吞吐量损失，特别是对于短的阻塞 同步多线程（SMT）是一种在一个CPU 的时钟周期内能够执行来自多个线程的指令的硬件多线程技术。 SSE就是一种SIMD的指令集。 DSP很多指令都是SIMD，适合做乘累加运算。 P55. 数学期望的应用。 由每一条指令的执行概率，算系统执行周期的期望。 * * / 32 超标量CPU的体系结构 超标量技术：可在一个时钟周期内对多条指令进行并行处理，使CPI小于1； 特点：处理器中有两个或两个以上的相同的功能部件； 要求操作数之间必须没有相关性； 整数指令 浮点指令 * * 超标量处理机一般概念性结构 inst