第十二章电工电子课件题材.pptVIP

第12章 触发器与时序逻辑电路;【学习目标】 1）掌握触发器的特点； 2）掌握常用触发器的逻辑功能及其表示方法； 3）掌握时序电路的概念、电路构成与组合电路的区别、分类。 【能力目标】 1）常用的时序逻辑电路集成部件的应用能力； 2）查阅手册合理选用大、中、小规模数字集成电路组件的能力。;12.1 集成触发器; 1. 触发器; 2）逻辑功能分析 ;2）当 、 时，无论触发器的现态Qn为何值，次态都为1，即Qn+1 =1，称为触发器置1。电路的交叉反馈结构使电路具有稳定的“1”状态。 3）当 、 时，电路保持原来状态不变， 即: Qn+1 = Qn 。 4）当 、 时，两个与非门的输入端均为有效信号，迫使两个输出端的状态都为1，这就破坏了两个输出端的互补关系；当输入信号消失时，两个与非门的输入端???为“1”，两个与非门均有变“0”的趋势，致使触发器的最终输出状态无法确定。所以这种输入状态不允许出现。;【基本RS触发器的真值表】如下表。;【基本RS触发器波形图】如图所示。 ; (2) 同步RS触发器; 2）逻辑功能分析 输入信号R、S分别送入G3、G4门，受到脉冲信号CP的控制。 当 CP=0时： G3、G4 门被封锁，无论R、S端信号如何变化，其输出均为1，基本RS触发器保持状态不变，即触发器保持原态。 当 CP=1时： G3、G4 门解除封锁，触发器接收输入信号R、S ，并按R、S电平变化决定触发器的输出。;【同步RS触发器的真值表】 如表所示。; 【同步RS触发器的波形图】 ; 2. JK触发器; 3）逻辑功能 JK触发器功能齐全，它具有置0，置1，保持和翻转种功能，见表: ;(2) 集成JK触发器;【74LS112JK触发器真值表】见下表 ; 3.D触发器 ; 1）边沿D触发器的逻辑符号如图所示。 2）逻辑功能 CP脉冲有效时，若D=0，触发器的状态为0；若=1 ，触发器的状态为1。即在CP脉冲有效时刻，触发器的状态由输入信号D确定。 D触发器特性方程为: Qn+1=D; (2) 集成D触发器;【74LS174D触发器真值表】见下表 ;12.2 计数器;1. 74LS161的管脚功能及正确使用;74LS161功能真值表;2. 构成任意进制的计数器; 1)反馈清零法 所谓反馈清零法，就是利用芯片的复位端和门电路，跳跃M-N 个状态，从而获得N 进制计数器。 2)反馈预置数法 要构成进制计数器，应将（预置数M+N﹣1）所对应二进制代码中的“1”取出送入与非门的输入端，与非门的输出接74LS161的 端。而预置数接至DCBA端。 ;12.3 寄存器;【数码寄存器】; 数码寄存器的常用芯片有四位双稳锁存器74LS77、八位双稳锁存器74LS100、六位寄存器74LS174等。下图所示是的管脚图，芯片内有六个触发器，共用一个时钟脉冲CP，上升沿触发， 为异步清零端，低电平有效。; 2. 移位寄存器; 74LS194是典型的四位双向移位寄存器，其管脚图如图所示。其中 是异步清零端；S1、S0为控制端；为DL左移数据输入端， DR为右移数据输入端；A、B、C、D为并行数据输入端；QA～QD为并行数据输出端；CP为移位时钟脉冲。;74LS194双向移位寄存器功能表 ;12.4 集成555定时器;a）555定时器的逻辑电路图 ;2. 555定时器的逻辑功能;输 入; 3. 集成555定时器的应用;a）电路图 b）工作波形图; (2)多谐振荡器; 当接通电源以后，因为电容C上的初始电压为零，所以UCC经过 R1和 R2向电容 C充电。当电容C充电 到 时，555定时器置0，输出跳变为低电平；同时，555芯片内部放电管VT导通，电容C通过电阻 R2→D→GND开始放电。当电容 C放电至 时，555定时器置1，输出电