原创力文档- 1、本文档共22页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
硬件描述语言及器件 ;第十讲： VHDL实现组合逻辑;1 结构体三种描述方式 ;结构体描述的三种方法;ENTITY mux IS
PORT( d0,d1: IN BIT;
sel: IN BIT;
q： OUT BIT ) ;
END mux;
ARCHITECTURE behave OF mux IS
SIGNAL tmp1,tmp2,tmp3,nsel: BIT;
BEGIN
cale:PROCESS(d0,d1,sel)
BEGIN
Nsel=NOT sel;
tmp1= d0 AND sel;
tmp2= d1 AND nsel;
tmp3= tmp1 OR tmp2;
q= tmp3;
END PROCESS;
END behave;
;ARCHITECTURE stru OF mux IS
BEGIN
END structral;;2 解题步骤;3 实战：二输入与非门的实现 ;二输入与非门的实现 ;例6-10：3-8译码器的实现 ;例6-10：3-8译码器的实现 ;例6-12：优先级编码器的实现 ;例6-12：优先级编码器的实现 ;例6-17/18/19：四选一选择器 ;例8-14/15：半加器和全加器 ;全加器 ;例8-16：求补器 ;例8-17/19：三态门;例8-20/21：总线缓冲器 ;例8-23：双向总线缓冲器;课本例题详解 ;作业
文档评论（0）