微机原理及应用汇编.docx

微机原理及应用K60DN512VLL10相关寄存器快速查询手册2015年11月25日 编目录1.通用输入输出(GPIO)51.1.引言51.2.寄存器说明51.2.1.引脚控制寄存器 (PORTx_PCRn)51.2.2.GPIO端口寄存器51.2.3.GPIO时钟门控寄存器（SIM_SCGC5）62.中断73.周期中断定时器（PIT）83.1.说明83.2.寄存器描述83.2.1.PIT 模块控制寄存器（PIT_MCR）83.2.2.定时器加载值寄存器（PIT_LDVALn）83.2.3.当前定时器值寄存器（PIT_CVALn）83.2.4.定时器控制寄存器（PIT_TCTRLn）93.2.5.定时器标志寄存器（PIT_TFLGn）93.2.6.PIT时钟门控寄存器6（SIM_SCGC6）94.通用异步接收器/发送器(UART)104.1.UART 波特率104.2.寄存器说明104.2.1.UART 波特率寄存器104.2.2.UART 控制寄存器 4(UARTx_C4)104.2.3.UART 控制寄存器 1(UARTx_C1)104.2.4.UART 控制寄存器 2(UARTx_C2)114.2.5.UART 状态寄存器 1(UARTx_S1)114.2.6.UART 数据寄存器(UARTx_D)114.2.7.UART时钟门控寄存器125.AD135.1.寄存器说明135.1.1.ADC 配罝寄存器1(ADCx_CFG1)135.1.2.ADC 配罝寄存器2(ADCx_CFG2)135.1.3.ADC状态和控制寄存器1(ADCx_SC1n)145.1.4.ADC状态和控制寄存器2(ADCx_SC2)155.1.5.ADC状态和控制寄存器3(ADCx_SC3)155.1.6.ADC 数据结果寄存器（ADCx_Rn）165.1.7.ADC时钟门控寄存器166.DA186.1.寄存器说明186.1.1.DAC数据寄存器（低） (DACx_DATnL)186.1.2.DAC数据寄存器（高） (DACx_DATnH)186.1.3.DAC 控制寄存器0 (DACx_C0)186.1.4.DAC 控制寄存器1 (DACx_C1)196.1.5.DAC 控制寄存器2 (DACx_C2)196.1.6.DAC 状态寄存器 (DACx_SR)196.1.7.DAC时钟门控寄存器 (SIM_SCGC2)207.附A 时钟门控寄存器汇总217.1.寄存器说明217.1.1.系统时钟门控寄存器1(SIM_SCGC1)217.1.2.系统时钟门控寄存器2(SIM_SCGC2)217.1.3.系统时钟门控寄存器3(SIM_SCGC3)217.1.4.系统时钟门控寄存器4(SIM_SCGC4)217.1.5.系统时钟门控寄存器5(SIM_SCGC5)227.1.6.系统时钟门控寄存器6(SIM_SCGC6)227.1.7.系统时钟门控寄存器7(SIM_SCGC7)22通用输入输出(GPIO)引言通用输入输出（General PurposeInput and Output，GPIO）模块接口。GPIO 寄存器支持任意长度的数据访问。当引脚被配置为 GPIO 功能时，GPIO 数据方向寄存器与输出数据寄存器控制每个引脚的方向及输出数据。当 GPIO 引脚被配置为任意数字功能时，GPIO 输入数据寄存器在每个引脚上显示逻辑值，提供相应的端口控制和对有效引脚的中断模块。寄存器说明引脚控制寄存器 (PORTx_PCRn)10–8MUX000 Pin Disabled (Analog).001 Alt 1 (GPIO).010 Alt 2 (chip specific).011 Alt 3 (chip specific).100 Alt 4 (chip specific).101 Alt 5 (chip specific).110 Alt 6 (chip specific).111 Alt 7 (chip specific / JTAG / NMI). //注Alt2-7详见具体芯片1PE上下拉使能，上下拉功能在所有的数字复用功能中都是有效的0 对应引脚的上下拉电阻未使用1 对应的引脚被配置为数字输入时，上下拉启用0PS上下拉选择，上下拉选择功能在所有的数字复用功能中都是有效的0 如果对应端口启用上下拉功能，对应的端口为下拉。1 如果对应端口启用上下拉功能，对应的端口为上拉。GPIO端口寄存器寄存器名读写属性说明数据方向寄存器GPIOx_PDDR可读/写各位值决定了相对应的引脚为输入还是输出。设置为1：引脚输入设置为0：引脚输出数据输出寄存器GPIOx_PDOR可读/写当引脚被配置为输出时，若某一位为0，则对应引脚输出低电平；为1，则对应引脚输出