组合逻辑电路选编.doc

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
课题五 组合逻辑电路 任务描述: 在信息技术高速发展的今天,计算机的应用更是越来越广泛,其内部硬件主要是数字集成电路,所处理的数据一般为二进制数,数据运算的结果需要通过译码和显示集成电路转变为我们熟悉的十进制数。本课题的任务就是装接一个十进制数全加器及译码显示电路,通过数码开关输入4位二一十进制数,经过集成电路的全加运算、译码及数码显示,实现译码和显示功能,电路的工作原理如图5所示。 图5 组合逻辑电路原理图 活动 1 识读电路元件、实施元件检测 技能目标 1、认识CD14560全加器的管脚分布及功能 2、认识编码器CD4511的管脚分布及工作原理 3、认识数码管的内部结构及管脚分布 知识储备 一、主要元器件介绍 (一)全加器CD14560的工作原理 CD14560是一块十进制全加速集成电路,为16脚双列直插封装结构,可以完成一位十进制数的全加运算。输入、输出都是BCD码中的自然数,称为NBCD全加速。如图5-1-1所示为CD14560全加速的封装。各引脚的功能如下: 加数A输入: 加数B输入: 和数F输入: ⑤ ③ ① ⒂ ⑥ ④ ② ⒁ ⑩ ⑾ ⑿ ⒀ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ A4 A3 A3 A1 B4 B3 B2 B1 F4 F3 F2 F1 ⑦-CO,低位进位输入; ⑨-FC4,进位输出; ⒃-Vcc,电源正极; ⑧-Vss,电源负极。 图5-1-1 CD14560封装 全加器CD14560功能标见表5-1-1. 输 入 输 出 A4 A3 A2 A1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 。 。 。 B4 B3 B2 B1 C0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 。 。 。 FC4 F4 F3 F2 F1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 。 。 。 0 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 表5-1-1 全加速CD14560的功能表 当合数大于9(1001)时,将做加6(0110)修正。例如:8+5=13,运算过程为: 1 0 0 0(8) + 0 1 0 1(5) 1 1 0 1(13)9 + 0 1 1 0 加6 1 0 0 1 1 (13)想高位进1,和为3 (二)编码器CD4511的工作原理 编码器CD4511为BCD七段锁存译码、液晶显示驱动集成电路块,其功能是:从D、C、B、A端输入四位二一十进制BCD码,经过译码和锁存后,可输出a、b、c、d、e、f、g七位电平,驱动发光二极管数码显示。其封装为16脚双列直插式,如图5-1-2所示,各引脚的功能如下: 1、BCD码输入端:⑥ ② ① ⑦ ↓ ↓ ↓ ↓ D C B A 2、译码驱动输出端:⒀ ⑿ ⑾ ⑩ ⑨ ⒂ ⒁

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档