- 1、本文档共68页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
存储器层次结构
n 简述
★
n 存储技术
n 随机访问存储器
n 磁盘
n 固态硬盘
★
n 局部性原理
☆
n 存储器层次结构
☆
n 高速缓存存储器
简述
n 到目前为止的计算机模型中,我们假设计算机的存储器系统是一
个线性的字节数组,而CPU能够在一个常数时间内访问每个存储器
位置。但它没有反映现代系统实际的工作方式。
n 实际上,存储器系统是一个具有不同容量、成本和访问时间的存
储设备的层次结构。
n 如果你的程序需要的数据是存储在CPU寄存器中,那在指令的执行
期间,在零个周期内就能访问到它们;如果存储在高速缓存中,
需要1~30个周期;如存储在主存中,需要50~200个周期;如存储
在磁盘上,需要大约几千万个周期
n 作为一个程序员???需要理解存储器层次结构,它对应用程序的性
能有着巨大的影响,这是因为计算机程序的一个称为局部性的基
本属性引起的。
简述
? 不同矩阵乘法核心程序执行相同数量的算术操
作,但有不同程度局部性,它们运行时间可以
相差20倍
? 本章将介绍基本的存储技术、局部性、高速缓
冲存储器等内容。
存储器层次结构
n 简述
n 存储技术★
n 随机访问存储器
n 磁盘
n 固态硬盘
★
n 局部性原理
☆
n 存储器层次结构
☆
n 高速缓存存储器
存储技术-随机访问存储器
? RAM(随机访问存储器, Random-Access Memory )
– 静态 RAM (SRAM)
? 每个cell使用6个晶体管电路存储一个位
? 只要有电,就会无限期地保存它的值
? 相对来说,对电子噪声等干扰不敏感
? 比DRAM更快、更贵
– 动态 RAM (DRAM)
? 每个cell使用1个电容和1个访问晶体管电路存储一个位
? 每隔10-100 ms必须刷新值
? 对干扰敏感
? 比SRAM慢,便宜
ü拍、太、吉、兆、千、毫、微、纳(毫微)、皮(微微)、飞(毫微微)
存储技术-随机访问存储器
? 传统DRAM芯片
– 所有cell被组织为d个supercell,每个supercell包含了w个cell,一
个d×w的DRAM总共存储了dw位信息。supercell被组织成r行c
列的矩阵,即rc=d。
存储技术-随机访问存储器
? 步骤1(a): Row access strobe (RAS)选择row 2
? 步骤1(b): 从DRAM阵列中拷贝Row 2到行缓冲区
? 步骤2(a): Column access strobe (CAS)选择column 1。
? 步骤2(b): 将Supercell(2,1)从行缓冲区拷贝到数据线,并最终传送
回CPU
存储技术-随机访问存储器
? 作业:上网了解下内存接口类型和内存颗粒封装标准
存储技术-随机访问存储器
? 作业:上网了解下Rank、P-Bank、L-Bank、tRCD、CL、tRP的含
义,然后通过一些内存查看软件查看下自己计算机的内存信息,
并尝试通过获得的信息,推算下内存容量
存储技术-随机访问存储器
? 增强DRAM(所有增强型DRAM都是以常规的DRAM为核心而建立的)
– Fast page mode DRAM (FPM DRAM)
– Extended data out DRAM (EDO DRAM)
– Synchronous DRAM (SDRAM)
? 使用时钟的上升沿作为控制信号,而不是采用异步控制信号。
– Double data-rate synchronous DRAM (DDR SDRAM)
? 使用时钟的两个边沿作为控制信号,每次预取2bit
– Double data-rate 2 synchronous DRAM (DDR2 SDRAM)
您可能关注的文档
- 2016土建施工员继续教育分析报告.docx
- 2016网络继续教育-地基处理及桩基技术87分分析报告.docx
- 第5章圈闭及油气藏学案.pdf
- 3.速卖通的产品发布学案.pptx
- 品质安定化推进--问题点确认及改善方案分析报告.pptx
- 品质管理基础知识培训分析报告.pptx
- 品质重要性与岗位职责分析报告.pptx
- 2016消防《实务》精讲讲义分析报告.docx
- 蒲晖:2015年自主品牌乘用车市场与预测分析报告.pptx
- 普安电厂机侧基本概况分析报告.pptx
- 2023年湘潭市公务员考试行测真题附答案详解(典型题).docx
- 2023年贵阳市公务员考试行测真题及参考答案详解一套.docx
- 2023年辽宁省公务员考试行测真题附答案详解(完整版).docx
- 2023年锦州市公务员考试行测真题及答案详解(精选题).docx
- 2023年遂宁市公务员考试行测真题及答案详解(有一套).docx
- 2023年盐城市公务员考试行测真题及一套答案详解.docx
- 2023年连江县公务员考试行测真题及答案详解(有一套).docx
- 2023年甘肃省公务员考试行测真题及完整答案详解一套.docx
- 2023年潍坊市公务员考试行测真题及答案详解(夺冠系列).docx
- 2023年漳州市公务员考试行测真题及参考答案详解.docx
文档评论(0)