原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字设计设计总结—基础篇
基本概念;一 组合电路的综合;N0
N1
N2;用译码器和逻辑门实现逻辑函数;;扩展多路复用器;扩展多路复用器;D0
D1
D2
D3;用数据选择器设计组合逻辑电路;YZ;EN;利用带使能端的二进制译码器作为多路分配器;奇偶校验的应用;比较器的串行扩展;3片74x682构成24位比较器;二 时钟同步状态机设计;1、逻辑抽象，得到状态图（表）;3、构造转移/输出表，求取 状态转移方程
和 输出方程;0
1;0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1;0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1;Q0* = Q0’;5、画逻辑电路图;用J-K触发器设计;J-K触发器特征方程：Q* = J·Q’ + K’·Q;J-K触发器特征方程：Q* = J·Q’ + K’·Q;Q2* = Q1·Q3’·A’ + Q1·Q3·A + Q1·Q2·B
= (Q1·Q3’·A’ + Q1·Q3·A)·(Q2’+Q2) + Q1·Q2·B
= (Q1·Q3’·A’ + Q1·Q3·A)·Q2’
+ (Q1·Q3’·A’ + Q1·Q3·A + Q1·B)·Q2;AB
00 01 11 10;雷鸟车尾灯;IDLE：全灭
L1：左边1个灯亮
L2：左边2个灯亮
L3：左边3个灯亮
R1：右边1个灯亮
R2：右边2个灯亮
R3：右边3个灯亮
LR3：全亮;1、构造状态图;IDLE;2、状态编码;2、状态编码;Q2Q1Q0 S
文档评论（0）