02微处理器体系和结构.ppt

第二章微处理器体系与结构 ;第一节 Intel微处理器的概要历史 ;第二节 Intel 8086/8088微处理器的结构;一、执行单元与总线接口单元;（一）、总线接口单元BIU （Bus Interface Unit）;（一）、总线接口单元BIU （Bus Interface Unit）（cont.）;（二）、执行单元EU （ Execution Unit ） ;（三）、流水线工作方式;（三）、流水线工作方式(cont.);二、8086/8088的寄存器结构;二、8086/8088的寄存器结构（cont.）;（一）、通用寄存器;（一）、通用寄存器（cont.）;（二）、段寄存器;（三） 、控制寄存器;（三） 、控制寄存器（cont.）－－条件码标志;（三） 、控制寄存器（cont.） －－条件码标志;（三） 、控制寄存器（cont.） －－控制标志;例1：执行两个数的加法，分析对标志位的影响。;例2：执行两个数的加法，分析对标志位的影响。;三、8086/8088的存储器组织;（一）、存储器结构 ;（一）、存储器结构（cont.）;存储单元的的内容：一个存储单元有效的信息。;（一）、存储器结构（cont.）;（一）、存储器结构（cont.）;（一）、存储器结构（cont.）;对应的偶地址单元/偶地址端口—数据通过数据总线低8位传输。 对应的奇地址单元/奇地址端口—数据通过数据总线高8位传输。;操作数存放在奇地址开始两个存储单元或两个 I/O端口中 如下图所示：;在第一个总线周期中: 对应于奇地址单元或奇地址端口字节（操作字低8位）通过数据总线高8位进行传输，而数据总线低8位处于空闲状态； 在第二个总线周期中: 对应于偶地址单元或偶地址端口字节（操作字高8位）通过数据总线低8位进行传输，而数据总线高8位处于空闲状态. 由此可见，操作数存放在奇地址开始两个存储单元/两个 I/O端口中进行数据传输，8086需要二个总线周期。 ; 字节读/写操作： 对偶地址单元/偶地址端口的字节数据进行读/写如下图所示： 在一个总线周期中，只有数据总线的低8位传输数据，高8位处于空闲状态。 对奇地址单元/奇地址端口的字节数据进行读/写如下图所示： 在一个总线周期中，只有数据总线的高8位传输数据，而低8位处于空闲状态。;（二）、存储器的分段结构和物理地址的形成;（1）、存储器地址分段;（二）、存储器的分段结构和物理地址的形成（cont.）;逻辑地址与物理地址概念 逻辑地址与物理地址概念如下页图所示。 逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数，在程序设计时使用。 物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000H～FFFFFH , 是由CPU访问存储器时由地址总线发出的地址。 存储器管理：将程序中逻辑地址转移为物理地址的机构。;物理地址计算方法： 即把段地址左移4位再加上偏移地址值形成物理地址，写成： 物理地址= 16d?段地址+偏移地址。 每个存储单元只有唯一的物理地址。 但可由不同的段地址和不同的偏移地址组成。;存储器典型的分段结构;逻辑地址来源;各段在存储器中分配 各段在存储器中分配分4种情况讨论： （1）．由操作系统负责分配 一般情况，各段在存储器中的分配是由操作系统负责。每个段可以独立地占用64K存储区。 （2）．各段也可以允许重迭 每个段的大小允许根据实际需要分配，不一定要占64KB。 每个存储单元的内容不允许发生冲突 （段可重迭，但使用时防止冲突）。 （ 3）．在程序的首部设定各段寄存器的值 如果程序中的四个段都是64K的范围之内，程序运行时所需要的信息都在本程序所定义的段区之内，程序员只要在程序的首部设定各段寄存器的值就可以了。 （ 4）．动态地修改段寄存器的内容 如果程序的某一段（如数据段）在程序运行过程中会超过64K空间，或者程序中可能访问除本身四个段以外的其他段区的信息，那么在程序中必须动态地修改段寄存器的内容。;以8088CPU的IBMPC系统中，存储器首尾地址的用途固定。 00000H~003FFH共1K内存单元用于存放中断向量。 FFFF0H~FFFFFH是存储器底部的16个单元。 系统加电复位时，会自动转到FFFF0H单元执行， 而在FFFF0H处存放一条无条件转移指令，转向系统初始化程序。;第三节 Intel 80386微处理器的结构;80386的主要特性;80386微处理器的功能结构;8086到80386的改进：;;80386中共有7类32个寄存器，它们是： 通用寄存器：EAX，EBX，ECX，EDX，ESP，EBP， ESI，EDI 段寄存器：CS，DS，ES，SS，FS，GS 指令指针和标志寄存器：EIP，EFLAGS