第2章集成电路中的晶体管及其寄生.pptVIP

第2章 集成电路中的晶体管及其寄生效应;2.1理想本征集成双极晶体管的埃伯斯-莫尔模型;二、寄生晶体管作用分析 （1）NPN工作于饱和区或反向工作区（数字集成电路）： VBC－NPN0，VBE－PNP0，PNP管的发射结正偏，PNP管处于正向工作状态。 （2）NPN处于截止区或正向工作区（模拟集成电路）： VBC—NPN0，VBE－PNP0，PNP管的发射结反偏，寄生PNP管截止。 ;三、EM模型 ;2.2集成双极晶体管的有源寄生效应 ;2.2.1 NPN管工作于正向工作区和截止区的情况;2.2.2 NPN管工作于反向工作区的情况 ;减少PNP的影响——减少寄生PNP管正向运用时的共基极短路电流增益 ——采用掺金工艺和埋层工艺。 掺金——增加大量复合中心而使少子寿命 大大下降， 埋层——使寄生PNP管的基区宽度WB大大增加，且埋层上扩散在寄生PNP管基区形成的减速场，使少子的基区渡越时间 增加。 ;2.2.3 NPN管工作于饱和区的情况 ;减少寄生PNP管的影响，就要减少 和增大 增大 采用肖特基二极管（SBD）对BC结进行箝位，使VBC下降为0.5V左右。;2.3集成双极晶体管的无源寄生效应;2.3.1 集成NPN晶体管中的寄生电阻 ;2、集电极串联电阻rCS 集成晶体管的集电极串联电阻rCS大于分立晶体管的集电极串联电阻（因为集成晶体管的集电极是从表面引出的） ;（1）rC1的计算;这样结构的电阻可用公式求得： 公式的适用范围： 不能再认为电流再锥体内是垂直流动的，此时再计算rC1时，应该 来代替实际中的bL和aW，不然所求得的电阻值会偏低。 平行锥体的厚度T可用下式来近似估算： ;（2）rC2的计算;要说明的是在以上的计算中忽略了以下几点;3、基区电阻rB 从基极接触孔到有效基区之间存在相当大的串联电阻； 集成晶体管的各电极都由表面引出，所以其基极电流平行于发射结和集电结之间，是横向流动的； 由于rB的存在，在大注人情况下会引起发射极电流的集边效应，而且影响模拟电路中的高额增益和噪声性能。;计算的困难： 晶体管的基区宽度很小； 影响rB1的因素很多 是晶体管的有源区;（2）rB2的计算;2.3.2 集成NPN管中的寄生电容 ;2.4集成双极晶体管的无源寄生效应;2.4.1横向PNP管 ;2）横向PNP管本身结构上的限制 ①其横向平均基区宽度不可能做得太小，横向PNP管的最小横向基区宽度WBL-min不可能设计得很小。 ②发射极的注入效率低。 ②表面复合影响大。 ;（2）横向PNP管的特征频率fT 横向PNP管的fT较小，一般为(1~5)MHz，比模拟集成电路中的NPN管几乎小两个数量级。横向PNP管fT小的原因如下： ①横向PNP管的有效平均基区宽度WBL大； ②埋层的抑制作用，使折回集电极的少子路程增加； ③空穴的扩散系数只有电子扩散系数的1／3。 ④横向PNP管在共发射极接法时其衬底结电容蛛和发射结电容Cjs是并联的，也会引起fT下降。 为使fT提高可采取以下措施： 增加结深xjc； 减小LE，即只要能满足电流容量的要求，发射区应做成最小几何尺寸， 提高工艺精度以降低WBL。 在与NPN管制造工艺兼容的前提下，降低外延层掺杂浓度，提高横向PNP发射区(也即NPN管的基区)掺杂浓度NE—PNP。;2.4.2衬底PNP管 ;2.5 集成二极管 ;2.6 肖特基势垒二极管（SBD）和肖特基箝位晶体管（SCT）;2.6.2 肖特基箝位晶体管 ;2.7 MOS集成电路中的有源寄生效应 ;另一种场区寄生MOSFET：硅栅MOS电路中，多晶硅连线设计不当，或由于光刻对准偏差，使多晶硅跨接两个扩散区，而形成以扩散区为源、漏，以多晶硅为栅的两一种场区寄生MOSFET。 由于铝线下的场氧化层要比多晶硅下的场氧化层厚（因为在多晶硅光刻后还要生长一层氧化层），所以以多晶硅为栅的场区寄生MOSFET更不能忽视。 ;2.7.2 寄生双极性晶体管;2.7.3 寄生PNPN效应;自锁往往发生在芯片中某一局部区域，有两种不同的情况： 一种是自锁只发生在外围与输入输出有关的地方， 另一种是自锁可能发生在芯片的任何地方(如辐射引起的自锁)，在使用中遇到更多的是前一种情况。 1、自锁产生的条件 在通常情况下，VDD与VSS之间有一个反偏的阱—衬底结隔离，只有一个很小的二极管漏电流在其问流过。 一定的外界因素触发下(如大的电源脉冲干扰或输入脉冲干扰，特别是在γ射线瞬时辐照下)，VDD和VSS之间会感生一个横向电流IRS，而使P沟MOSFET源区P＋周