上海大学通信考研相关复习参考_数字电路.docVIP

数字电路 所谓原码就是 HYPERLINK /view/18536.htm \t _blank 二进制定点表示法，即最高位为符号位，“0”表示正，“1”表示负，其余位表示数值的大小。 反码表示法规定：正数的反码与其原码相同；负数的反码是对其原码逐位取反，但符号位除外。 原码10010= 反码11101 （10010，1为符号码，故为负） (11101) 二进制= -13 十进制 补码表示法规定：正数的补码与其原码相同；负数的补码是在其反码的末位加1。 最大项在n变量逻辑函数中，若M为n个变量之和，而且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的最大项。 最小项在一个有n个变量的逻辑函数中，包括全部n个变量的乘积项（每个变量必须而且只能以原变量或反变量的形式出现一次）称为最小项。n个变量有2^n个最小项，比如当n = 3时，此逻辑函数应有2^3 = 8个最小项。 门电路 CMOS OD门 OC门 用以实现基本 HYPERLINK /view/397415.htm \t _blank 逻辑运算和复合逻辑运算的单元 HYPERLINK /view/134362.htm \t _blank 电路称为门电路。常用的门电路在逻辑功能上有 HYPERLINK /view/994983.htm \t _blank 与门、 HYPERLINK /view/994899.htm \t _blank 或门、 HYPERLINK /view/78645.htm \t _blank 非门、 HYPERLINK /view/127334.htm \t _blank 与非门、 HYPERLINK /view/1043221.htm \t _blank 或非门、与或非门、 HYPERLINK /view/1243123.htm \t _blank 异或门等几种。 三态输出门就是具有高电平、低电平和高阻抗三种输出状态的门电路 数电中三极管的工作状态 低电平——截止状态 高电平——深度饱和状态 组合逻辑电路:指该电路在任一时刻的输出状态仅由该时刻的输入信号决定，与电路在此信号输入之前的状态无关。组合电路无记忆功能，暨：电路既不能储存与过去输入信号有关的信息。 时序逻辑电路：在任何时刻的输出稳态值，不仅与该时刻的输入信号有关，而且与该时刻以前的输入信号也有关（时序电路包含组合电路和存储电路两部分） 在逻辑电路中，最常用的存储单元有两类：1，锁存器，2，触发器 锁存器：一种由激励信号控制电路状态的存储单元。（RS锁存器，门控RS锁存器和D锁存器） 触发器：它除了具有激励输入端外，还包含一个称为“时钟”的控制信号输入端，当时钟信号有效时，容许他根据该时刻的激励输入信号改变其状态，当时钟信号无效时，不论有无激励信号，触发器的状态均保持不变。（主从RS触发器，主从D触发器，JK触发器，边沿触发器等） 寄存器：三种工作状态：清零，存数，保持 竞争——冒险（及消除方法） 竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。 冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为毛刺。如果一个组合逻辑电路中有毛刺出现，就说明该电路存在冒险。 竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。 判别方法： 1、代数法：逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。去掉其它变量，留下有竞争能力的变量，如果表达式为：F=A+/A,就会产生“0”冒险；F=A*/A，就会产生“1”冒险。 2、卡诺图法: 只要在卡诺图中存在两个相切但不相交的圈（“0”冒险是1构成的圈，“1”冒险是0构成的圈），就会产生冒险。 消除方法： 1、修改设计法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子； b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来