数字部分第3章_康华光_第五版_樊冰.pptVIP

第3章 逻辑门电路;3.1 MOS逻辑门电路;3.1.3 MOS开关及其等效电路;当 时，MOS管处于截止状态， ，输出电压 。此时器件不损耗功率。 当 时，并且 时，MOS 管工作在饱和区。随着 的增加， 随之下降，MOS管最后工作在可变电阻区。;在可变电阻区， 一定时，d，s之间可近似等效为线性电阻。 越大，输出特性曲线越倾斜，等效电阻越小。此时MOS管可看作是受 控制的可变电阻。 当 足够大，Rd远远大于d、s之间的等效电阻时，电路输出为低电平。 ; 由此可见，MOS管相当于一个由 控制的无触点开关，当输入为低电平时，MOS管截止，相当于开关“断开”，输出为高电平；当输入为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。;2、MOS管的开关特性;1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。;（1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2 ;3、电流传输特性;;;2．CMOS或非门;后级为与或非门，经过逻辑变换，可得：;若VDF=0.7V，则vIVDD+0.7V时，vG=VDD+0.7V vI-0.7V时，vG=-0.7V。使vC1、vC2均不超过VDD+0.7V。;5、输入、输出缓冲电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 ;3.1.2 逻辑门电路的一般特性; 前一级 门电路的输出作为后面门电路的输入，有许多因素在这根连接导线上串入干扰。对于一个门电路，输入的要求比对输出的要求低，即输入的高、低电平的范围要比输出的高、低电平的范围宽。这样就有一个输入的抗干扰能力问题; 低电平噪声容限 VNL＝VIL（max）-VOL（max）＝1.5V-0.1V＝1.4V;高电平噪声容限VNH＝VOH（min）-VIH (min)＝4.9V-3.5V＝1.4V;2、传输延迟时间 ;3、动态功耗－瞬时导通功耗PT ;动态功耗－负载电容充放电功率PC;4、扇入数与扇出数; 把允许的最大拉电流定义为输出高电平电流 IOH 。(也叫做最大拉电流）;1. CMOS漏极开路门;如何实现线与功能：;上拉电阻对OD门动态性能的影响：;2. CMOS三态输出门电路; 工作原理：（设两管的开启电压VTN=|VTP|=2V） （1）当C接+5V， 接0V：若Vi在0V～+5V的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接0V， 接+5V：Vi在0V～+5V的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。;1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VIL（max）为0.45VDD，开门电平VIH（min）为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。;所以输出为低电平。;二．NMOS其他门电路 （1）与非门;3.2 TTL逻辑门电路基础;主要内容;3.2.1、BJT的开关特性;1．三极管的静态开关特性; 此时，若调节VI↑，则IB↑，IC↑，VCE↓，工作点沿着负载线由A点→B点→C点→D点向上移动。在此期间，三极管工作在放大区，