3–4TTL集成逻辑门电路.pptVIP

作业 3.16 复习场效应管(MOS) * 3.1 概述 3.1.1获得高低输出电平的原理电路 高电平的电压范围：1.8-5V 低电平的电压范围：0-0.8V 3.1.2正逻辑和负逻辑 0V 5V 0.8V 1.8V 正逻辑 1 0 负逻辑 0 1 3.2 半导体二极管逻辑门电路 3.2.2 二极管与门电路 将几个输入端并联使用时，总的输入低电平电流与使用单个输入端的输入低电平电流基本相等。 输入低电平电流 IIL3 IIL2 F IIL ? IIL1 3.2.1 二极管的开关特性 将几个输入端并联使用时，总的输入高电平电流将按并联输入端的数目加倍。 输入高电平电流 IIH3 F IIH IIH2 +6V ? ? IIH1 3.2.3 二极管或门电路 ? RC RB VCC vi vo iB iC b (a) 截止： vi 0.7v iB≈0 iC≈0 vo ≈ VCC 放大： vo=vce=VCC - iCRC vi 0.7v iB 0 iC= βiB 饱和： vi 0.7v iB 0 vo=vces ≈ 0.3v iB≥ IBS IBS=(VCC –0.3)/βRC 2．晶体管的动态特性 3.4.1 晶体三极管的开关特性 1. 晶体三极管的工作状态 3.4 TTL集成逻辑门电路 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 内部结构 “与门” 中间级 射极输出器 非门 VCC A B C 3.4.2 TTL与非门工作原理(难点，一般了解) +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 1、任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、T5导通 三个PN结 导通需2.1V +5V F R4 R2 R1 3k R5 T3 T4 T1 b1 c1 A B C 1、任一输入为低电平（0.3V）时 “0” 1V uo uo=5-uR2-ube3-ube4?3.6V高电平！ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 2、输入全为高电平（3.6V）时 “1” 全导通 电位被嵌 在2.1V 全反偏 ?1V 截止 2、输入全为高电平（3.6V）时 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 全反偏 “1” 饱和 uF=0.3V 此电路 3.4.3TTL与非门的电气特性 集成电路对使用者来说是极为方便的，特别是中、大规模集成电路，使用者可以不必了解内部结构和工作原理，只要从手册中查出该电路的真值表、引脚功能图和电参数就能合理的使用该集成电路。（以7400系列与非门为例） UCC GND 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS00 1、电压传输特性 描述输入电位取不同值时输出电位相应的变化规律 U0(V) Ui(V) 1 2 3 UOH (3.6V) UOL (0.3V) 传输特性曲线 输 出 高 电 平 输出低电平 测试电路 Ui u0 5V 2、输入输出高、低电平 （1）输出高电平UOH ： UOH 是电路输出逻辑“1”对应的输出电平，典型值是3.6V，最小值UOH(min)是2.4V （2）输出低电平UOL ： UOL 是电路输出逻辑“0”对应的输出电平，典型值是0.3V，最大值UOL(max)是0.4V （3）输入高电平UIH ： UIH 是与输入逻辑“1”对应的输入电平，典型值是3.6V，最小值UIH(min)是1.8V 开门电平UON （4）输入低电平UIL ： UIL 是与输入逻辑“0”对应的输入电平，典型值是0.3V，最大值UIL(max)是0.8V 关门电平UOFF 1 输出 0 输出 VO 1 输入 0 输入 Vi UOH（min） UIH（min） UOL（max） UIL（max） 2.4V 1.8V 0.4V 0.8V 低电平噪声容限为：UNL=UIL(max)－UOL(max) 高电平噪声容限为： UNH=UOH(min)－UIH(min) 3、 噪声容限： =0.8－0.4=0.4V =2.4－1.8=0.6V 1 输出 0 输出 VO 1 输入 0 输入 Vi UOH（min） UIH（min） UOL（max） UIL（max） 2.4V 1.8V 0.4V 0.8V 当前一级输出高电平的最小值仍能够满足后级输入高电平的最小值时 4、输入端负