1位全加器的电路和版图设计.docVIP

集成电路设计基础 论文题目： CMOS全加器设计 学 院： 信息科学与工程学院 专 业： 集成电路工程 姓 名： 耿烨亮 学 号： 1311082135 CMOS全加器设计 摘要：功耗和信号延迟成为超大规模集成电路的关键 。、、。只有深刻理解了的性能才能进一步减小功耗和信号延迟。本文用对进行全面的分析。并且通过使用Cadence公司的工具IC 5141与H来实现全定制的整个设计流程。关键词： ； 全定制； CadenceAbstract: As the circuit’s integration is increasing in the modern society，Power consumption and signal delay is crucial to the design of high-performance very large scale integration circuits. Addition operation is the basic operation of the digital system, In order to achieve much better use of the adder subtraction, multiplication, division and other operations, The need for full adder functional simulation design and analysis is necessary .what’s more, we can understand the other related circuitry through the full adder , Therefore, only a deep understanding of the performance of the full adder can we reduce the power consumption and signal delay. The paper has a comprehensive analysis to the full adder. And through the use of Cadence tool IC 5141 and Hspice to achieve full custom throughout the design process. Key words: the full adder ; Full – Custom; Cadence 1: 引言 Custom）、半定制（Semi-custom）、可编程逻辑器件（PLD）等设计方法，如图1.1所示。定制设计方法又可分为全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法二类。全定制（full custom）集成电路设计方法，是按规定的功能与性能要求，对电路的结构布局与布线进行最优化设计，实现最小面积，最佳布线布局、最优功耗速度积，以求获得尽可能最优的设计。全定制（full custom）集成电路设计方法通常用于高性能的设计场合：规模较小性能要求较高的中小规模专用集成电路；大批量高性能集成电路。 图1.1 ASIC设计方法分类 全定制的设计流程：1）电路图绘制2）前仿真3）绘制版图4）版图验证5）版图后仿真。摩尔定律芯片上的晶体管数量每18到24个月翻一番。半导体技术有效性每18个月将会增大一倍。IC设计必须要有工艺库的支持，本文的设计例子五级反相器使用NCSU的TSMC 0.18工艺库，启动命令是icfb.库的逻辑组织元素如下：库（Library）；单元（Cell）（库的设计单元）：视图（View）（单元的一种视图形式）如本文中反相器单元（INV）的电路图（Schematic），符号（Symbol），版图（Layout）。本文以为例使用Cadence公司的工具IC 5141与HSPICE来实现全定制的整个设计流程。2：设计步骤 2.1 建库 打开Cadence软件后，点击“File-New-Library”，出现“Create Library”窗口，输入库名，选取工艺TSMC0.18u，点OK，如图2.1。 图2.1 新建库设置 2.2、新建Schematic视图 “Library Manager”窗口中的“Librar