基于F2812的PWM波形的产生.docVIP

基于F2812的PWM波形的产生 一、任务具体要求： 1) 通过示波器能够观察到EVA事件管理器的pwm5、6输出占空比（占空比是指高电平在一个周期之内所占的时间比率1）采用了高性能的静态CMOS技术，时钟频率可达150MHZ（6.67ns），其核心电压为1.8V，I/O口电压3.3V，Flash编程电压也为3.3V。 （2）高性能的32位CPU。能够实现16 x 16和32X32乘法操作，哈佛总线结构，快速的中断操作，寻址程序空间可达4M，寻址数据空间可达4G，在C/C++和汇编语言中代码可得到优化，另外还可向下兼容TMS320F24X/LF240X处理器的代码； （3）片上存储器：闪存128K字，单访问双口RAM(SARAM)18k字； （4）引导(BOOT)ROM4K字，具有软件启动模式并包含标准的数学表； （5）时钟和系统控制采用锁相环技术PLL来控制系统各模块所需要的频率； （6）具有3个外部中断和外围中断扩展模块PIE(Peripheral Interrupt Expansion)，PIE可支持多达45个外部中断； （7）具有3个32位的CPU定时器和适合电机控制的事件管理模块EVA和EVB； （8）具有很强的外围通讯功能:包括同步串行口SPI，通用异步串行口SCI，增强的eCAN和多通道缓存串行口MCBSP； （9）16个通道、12位精度的A/D转换器。 （10）56个独立可编程的多路通用输入/输出(GPIO)引脚。 2.3 TMS320F2812 事件管理器模块介绍 TMS320F2812包含两个事件管理器(EV)模块EVA和EVB，这两个EV模块具有相同的功能，每个事件管理器模块包括2个16位通用定时器 (GP)、 3个全比较PWM单元、 1个正交编码电路以及3个捕获单元，具体见图1. GP1定时器能可以为所有的比较和PWM电路提供时基，这些比较单元通过可编程死区电路可以产生6个比较输出或者PWM波形输出，6个输出中的任何一个输出状态都可单独设置。比较单元的比较寄存器是双缓冲的，允许可编程的变换比较/PWM脉冲宽度；双缓冲的周期和比较寄存器允许用户根据需要对定时器(PWM)的周期和脉冲宽度进行编程。 图1 事件管理器A的功能模块图 （1）可编程通用定时器。 可用于产生采样周期，作为比较单元产生PWM输出以及软件定时的时基。在向上或向下记数操作中，每个通用定时器有3种连续工作方式，具有可编程预定标器的内部或外部输入时钟。通用定时器也可为其他事件管理器子模块提供时基；双缓冲的周期和比较寄存器允许用户根据需要对定时器(PWM)的周期和脉冲宽度进行编程。通用定时器可独立工作或互相同步工作，与通用定时器有关的比较寄存器可用作比较功能和PWM波形的产生。 （2）全比较单元。主要用来生成PWM波形，每个比较单元可以生成一对（两路）互补的PWM波形，生成的6路PWM波形正好可以驱动一个三相桥电路。F2812的两个事件管理器可产生16路独立PWM信号。由3个具有可编程死区的全比较单元产生独立的3对PWM信号，由通用定时器比较单元产生独立的两路PWM信号。对每一个比较单元输出，死区的产生可单独被使用/禁止。利用双缓冲的ACTRx寄存器，死区产生器的输出状态可以被高速配置及改变。 （3）正交解码电路。 正交编码脉冲(QEP)电路可以对引脚CAP1/QEP1和CAP2/QEP2上的正交编码脉冲进行解码和计数，可以直接处理光电码盘的2路正交编码脉冲进行鉴相和4倍频。另外，F2812允许引脚CAP-QEPI(EVA的CAP3-QEPI1和EVB的CAP6-QEPI2)复位定时器2。 （4）捕获单元。用于捕获输入引脚上信号的跳变，两个事件管理器模块共有6个捕获单元。每个单元各有一个两级的FIFO缓冲堆栈。当捕获发生时，相应的中断标志被置位，并向CPU发中断请求。 注： 1）PWM可以由通用定时器和全比较单元来产生，其中全比较单元产生6路PWM，每个定时器产生一路PWM； 2）在本次实训的PWM波形产生过程中并不会涉及到正交编码电路以及捕获单元。 1.3.1 生成对称和非对称PWM信号的条件 1、全比较单元 非对称PWM信号产生条件： 1）将T1或T3设置为连续增计数模式； 2）装载周期寄存器=PWM载波周期的数； 3）COMCONA/B配置成使能比较操作，使能PWM输出引脚。 4）如果死区使能，设置死区时间值(DBTCONA/B的11-8位); 5) 适当地配置比较方式寄存器ACRTA/B。 图2 定时器连续增模式下比较单元的非对称PWM波形 对称PWM信号产生条件： 1）将T1或T3的设置为连续增/减计数模式； 2）装载周期寄存器=PWM载波周期的数； 3）COMCONA/