89C51单片机的结构和原理.ppt

* * 图2-19 P1口某位的结构图 返回 读引脚 读锁存器 内部总线 写入 D CP Q Q VCC P1.X 1 2 锁存器 * * §2.7.3 P1口 二、P1口用作通用I/O P1口也是一个准双向口。 在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。 当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。 返回 * * §2.7.4 P2口 一、P2口结构 二、P2口用作一般I/O口 三、P2口用作高8位地址总线 返回 * * 一、P2口结构 如图2-20所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。 返回 * * 图2-20 P2口某位的结构图 返回 读引脚 读锁存器 内部总线 写入 D CP Q Q 地址/数据 控制C MUX VCC P2.X 锁存器 * * 二、P2口用作一般I/O口 1、当CPU对片内存储器和I/O口进行读/写（执行MOV 指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的Q端，这时，P2口为一般I/O口。 返回 * * 二、P2口用作一般I/O口 2、在只需扩展256B片外RAM的系统中，使用“MOVX A, @Ri”类指令访问片外RAM时，寻址范围是256B，只需低8位地址线就可以实现。P2口不受该指令影响，仍可作通用I/O口。 返回 * * 二、P2口用作一般I/O口 3、若扩展的RAM容量超过256B，使用“MOVX A,@DPTR”类指令的寻址范围是64KB，此时，高8位地址总线用P2口输出。在片外RAM读/写周期内，P2口锁存器仍保持原来端口的数据；在访问片外RAM周期结束后，多路开关MUX自动切换倒锁存器Q端。由于CPU对RAM的访问不是经常的，在这种情况下，P2口在一定的限度内仍可用作通用I/O口。 返回 * * 三、P2口用作高8位地址总线 当CPU对片外存储器或I/O口进行读/写（执行MOVX指令或EA=0时执行MOVC指令）时，开关倒向地址线（右）端，这时，P2口只输出高8位地址。因为访问片外EPROM和RAM的操作往往接连不断，所以，P2口要不断送出高8位地址，此时P2口无法再用作通用I/O口。 返回 * * §2.7.5 P3口 一、结构 二、P3口作为通用I/O口使用 三、P3口用作第二功能使用 返回 * * 一、结构 1、P3口是一个多功能端口，其某一位的结构见图2-22。P3口与P1口的差别在于多了“与非”门3和缓冲器4。使得P3口除了具有P1口的准双向I/O功能外，还可以使用各引脚所具有的第二功能。 2、“与非”门3的作用实际上是一个开关，决定是输出锁存器上的数据还是输出第二功能（W）的信号。当W=1时，输出Q端信号；当Q=1时，可输出W线信号。 编程时，可不必事先由软件设置P3口为第一功能（通用I/O口）还是第二功能。 3、当CPU对P3口进行SFR寻址（位或字节）访问时，由内部硬件自动将第二功能输出线W置1，这时，P3口为通用I/O口。 4、当CPU不对P3口进行SFR寻址（位或字节）访问时，即用作第二功能输出/输入线时，由内部硬件使锁存器Q=1。 返回 图2-22 P3口某位的结构图 读引脚 读锁存器 内部总线 写入 D CP Q 第二输出功能 VCC P3.X 3 1 2 锁存器 4 第二输入功能 W 返回 * * 1、当把P3口作为通用I/O口进行SFR寻址时“第二输出功能端”W保持高电平，打开“与非”门3，D锁存器输出端Q的状态可通过“与非”门3送至FET场效应管输出。 2、当P3口作为输入使用（即CPU读引脚状态）时，同P0—P2口一样应由软件向口锁存器写1。 二、P3口作为通用I/O口使用 返回 * * 三、P3口用作第二功能使用 当端口用于第二功能时，8个引脚可按位独立定义。见表2-10 返回 * * 表2-10 P3口线与第二功能表 返回 * * §2.7.6 端口的负载能力和接口要求 1、P0口： 当把它用作通用I/O口使用时，用其输出去驱动NMOS输入时需外接上拉电阻。用作输入时，应先向口锁存器（80H）写1。 把它当作地址/数据总线时（8031情况），则无需外接上拉电阻。用作数据输入时，也无需先写“1”。P0口的每一位输出可驱动8个LS型TTL负载。 返回 * * §2.7.6 端口的负载能力和接口要求 2、P1-P3口 每一位输出可驱动4个LS型TTL负载。 89C51单片机（HMOS）的P1-P3口无需外接上拉电阻。 80C51单片机（CHMOS），作输出口时应在端口与晶体管基极间串联一个电阻。 P1-P3口也都是准双向口。作为输入时，必须先对相应端口锁存器写1。 第二