基于FPGA的通用FFT处理器的设计.pdfVIP

第20卷．第 期 计 算 机 技 术 与 发 展 V01．20 No．8 20lO年 8月 COM PUTERTECHNOLOGYAND DEVELOPMENT Aug． 2010 基于 FPGA 的通用 FFT处理器 的设计 张 裕 ，方康玲 (武汉科技大学信息科学与工程学院，湖北武汉 430081) 摘 要：介绍了一种通用的可以在低端或是高端的FPGA上实现 N(N=2M ，M =2，3，4…)点FI 变换的方法。设计 采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器，并采用此并行乘法器为核心设计了 FI 算法中的基一2蝶形运算单元 ，设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块 等其它模块，并 以这些模块和FPGA内部的双 口RAM和ROM为基础组成了基 一2n 算法模块。整个模块采用基 一2 时域抽取，顺序输入，逆序输出的方法 ；利用M~telsim完成了 模块的前后仿真；利用 Matlab编写了用于比较仿真结果 和Madab中FI 函数产生的结果的程序，从而验证 了仿真结果的正确性。该模块最后能够在 CycloneEPIC6Q240C8型 FPGA上稳定运行在 60MHz。整个H可模块能够在 183pz左右完成 1024点的 l6位定点复数 H 运算 ，能够满足一般工 程的要求。该方法也可以用于实现更低点数或是更高点数的R 运算。 关键词 ：FPGA；FI ；基 2；时域抽取；块浮点 中图分类号：TN402 文献标识码 ：A 文章编号：1673—629x(2O10)08—0087—04 Design ofGeneralFFT ProcessorBasedon FPGA ZHANG Yu，FANG Kang—ling (CollegeofInformationScienceandEngineering，WuhanUniversityofScinecenadTechnology，Wuhan430081，China) Abstract：IntroducesageneralmethodwhichCAinberealizedinthelow—endorhigh—endn’GAtoachieveN (N =2M，M =2，3，4 … )pointFFr．The16X16一bitssignednumberparallelmultiplieriscompletdewithradix一4Boothencodingalogrithm andW 1acetree algorithm inthedesing ．1_heparallelmultiplierisusedotdesing theradix一2butterflyunitoftheLoredesing oftheFFralgoritmh ．nad theparallel—serialconversionmodule，serial—parallelocnversionmodule，shiftselectmodule，overflow detectoinroodule，addressnad ocntrolmodulenadothermodules aredesing ed．Theradix一2FFT rmxtuleisformdbasedonthesemodulesandtheinternaldual—port RAM na dR0M 0f ；A．Thewholemodule thewayoftime—domain—basedextraction，theorderofinput，outputreverse．The pre—simulationnadthepost— simulationofthedesignisdonebyMod elsim．Thecodeusedtodifferthesimulationresultfrom theFFr