原创力文档- 1、本文档共4页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
北京理工大学2007级数字电子技术基础A期末试题A
课程编号：C014004 北京理工大学2008-2009 学年第二学期
2007 级数字电子技术基础A 试题（A 卷）
注：试题答案必须写在答题纸上，在试卷和草稿纸上答题无效
班级 学号 姓名 成绩
一、（10 分）将下列各式化简为最简与或式，方法不限。
1．Y (AB BD )C BD A C D A B
1
2 ．Y A,B, C,D m 0 2 3 4 5 6 1112 (8 9 10,1314 15)
2
二、综合题 （20 分）
1、已知图2 中（1）（2 ）（3 ）为TTL 门电路，（4 ）（5 ）为CMOS 门电路，分别
写出各电路的输出状态（0、1 或高阻）或表达式。
图2-1
2 、图2-2 所示TTL 与非门组成的电路中，门电路的参数为
V V 3.6V 0.3V I I 0.5mA 8mA I I 20A 0.4mA
OH OL OH OL IH IL
1
门G 可以驱动 个相同的门。
3、如果要将一个最大幅值为5.1V 的模拟信号
转换为数字信号，要求模拟信号每变化20mV
就能使数字信号最低位发生变化，那么应选用 图2-2
位的A/D 转换器。
4 、存储容量为4K8 位的随机存储器，地址线为 根，数据线为 根；
若用1K 4 位的RAM 来实现上述存储容量，需要 片。
三、（14 分）已知3-8 线译码器74LS138 符号
如图3 所示，输出低电平有效，控制端
S1 1,S 2 S 3 0 译码器处于工作状态，否则译
码器被禁止。 图3
1）将3-8 线译码器74LS138扩展成4 线-16 线译码器；
2 ）用扩展后的4 线-16 线译码器实现多输出函数：
F m(1,3,5,9)
1
F m(5,11,15)
2
2
四、（12 分）用与非门设计一个实现 Y=X +5 运算功能的电路，其中输入变量X
为一个两位的二进制数，输出变量为Y 。
要求列出真值表，画出逻辑电路图。
五、（10 分）图5 所示电路，试画出 、 与时钟信号CP 的对应波形图。
Q1 Q2
2
图5
六、（16 分）已知四位二进制加法计数器74LS161 的功能表见表6-1，分析图6
所示电路，1）说明该电路为多少进制的计数器。
2 ）分别画出两片的状态转化图。
表6-1
其中：CO CT Q Q Q Q
T 3 2 1 0
图6
3
七、（18 分）电路如图7 所示，其中R =4.7K，R =2K，C 0.047F 。
1 2
1. 说明555 定时器构成电路的名称并
文档评论（0）