数字逻实验4.docVIP

上海大学 计算机学院 评分《数字逻辑实验》报告4 评 分 同步二进制计数器 实验 实验目的 1)、掌握计数器的工作原理及电路组成。 2）、测试集成电路74LS112构成的四位二进制递加计数器。 实验原理 同步计数器在同步时序逻辑电路中将每个触发器的时钟端均接在同一个脉冲源上，各触发器在时钟脉冲作用下同时翻转。用4个JK触发器可构造4位同步二进制加计数器： 各触发器的驱动方程： J0=K0=1; J1=K1=Q0; J2=K2=Q0Q1; J3=K3=Q0Q1Q3; 计数器的状态方程： 电路的输出方程即进位：Q0Q1Q2Q3;上方方程均在CP下跳沿有效。计数前先清零，输入一个脉冲，计数器加1： 0000→0001→0010→0011→···→1111→0000 实验步骤 在MAX+plusⅡ中，选择74SL112和其他电路建立二进制同步加计数器原理图。 建立波形文件。 在波形文件中设置1端为“1”，再进行计数。 执行仿真后，观察产生Q3~Q0结果。 画波形图。 建立平面布局图，设计布线。 连接电路。 生成下载文件，下载至ACEX。 调试结果，记录数据。 实验数据 输入脉冲信号 电路信号 等效十进制数 进位输出C Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 3 0 0 1 1 3 0 4 0 1 0 0 4 0 5 0 1 0 1 5 0 6 0 1 1 0 6 0 7 0 1 1 1 7 0 8 1 0 0 0 8 0 9 1 0 0 1 9 0 10 1 0 1 0 10 0 11 1 0 1 1 11 0 12 1 1 0 0 12 0 13 1 1 0 1 13 0 14 1 1 1 0 14 0 15 1 1 1 1 15 0 16 0 0 0 0 0 0 5.实验现象 随着每一次脉冲的到来，由Q3~Q0所构成的四位二进制逐次加1，当到达最大四位二进制数，即1111后又回归至0000，重新计数。 6．体会 移位寄存器 实验 实验目的 掌握移位寄存器的工作原理及电路组成。 测试由集成电路74SL74组成的单向移位寄存器的逻辑功能。 测试由单向寄存器构成的计数器的逻辑功能。 实验原理 寄存器由多个锁存器或触发器组成，用于存储一组二进制信号，是数字系统中常用的器件： 1）、单向移位寄存器 可由两个双D触发器组成，每个触发器的输出连到下级触发器的控制输入端，在时钟脉冲的作用下，存储在寄存器的信息，逐位右移。 2)、扭环计数器 实验步骤 1）. 使用2片双D触发器74LS74构成单向移位寄存器。 按《数字逻辑实验指导书》实验十二中图12-3连接器件原理图，并用maxplus软件进行模拟。 下载至FPGA。 按相应原理图接线，CLK接单脉冲插孔，/R、DI端接相应电平。 用同步清零法或异步清零法清零。同步清零：置/R=0，拨CLK0→1（一个脉冲）。异步清零：置/R=1，DI=0，拨四次CLK0→1（四个脉冲）。 清零后，置/R=1。 置DI=1，输入一个CLK脉冲（0→1），即将数码1送入Q0。 置DI=0，再输入三个CLK脉冲（0→1），此时Q3Q2Q1Q0=1000,即已将数码串行输入寄存器，并完成数码1的右向移动过程。 2）. 用所完成的寄存器构成计数器。 按《数字逻辑实验指导书》实验十二图12-7分别进行设计，用软件模拟所完成的设计，通过软件模拟后，下载所构成计数器到FPGA，进行硬件测试。 实验数据 单向右移寄存器逻辑功能 CP计数 DI Q0 Q1 Q2 Q3 0 0 0 0 0 0 1 1 1 0 0 0 2 0 0 1 0 0 3 0 0 0 1 0 4 0 0 0 0 1 扭环计数器逻辑功能 CP计数 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 1 3 0 1 1 1 4 1 1 1 1 5 1 1 1 0 6 1 1 0 0 7 1 0 0 0 8 0 0 0 0 实验现象 单向移位寄存器：清零且DI置1后，Q0由0变成1,紧接着随着每一次脉冲的到来，1从Q0经历Q1、Q2移动至Q3，形成1右向移动现象。 0001→0010→0100→1000 扭环计数器：随着脉冲的到来，Q3`Q0从Q0位开始，逐位加1，到达满“1”状态时，又从Q0位开始，逐位减1，直至满“0”状态。 体会 通过此次实验，更加充分的感受到同步时序电路的魅力所在。不仅有了更深刻的理解与体会。对D触发器的掌握与使用也更加熟悉，对复杂电路的设计有了更深刻的掌握，产生更浓厚的兴趣。在过程中机器的调试是需要每一个实验操作者的耐心与毅力的，每一次对不解的思考是必须的，这样收获的结果才具备更深刻的价值。