第7章逻辑模拟和数模混合模拟.pptVIP

第7章 逻 辑 模 拟和数模混合模拟 7·1逻辑模拟的基本步骤 7.1.1 逻辑模拟的基本概念 1·逻辑模拟及其作用 逻辑模拟的基本含义是: 根据给定的数字电路拓扑关系以及电路内部数字器件的功能和延迟特性，由计算机软件分析计算整个数字电路的功能和特性。 PSpice软件包中逻辑模拟模块的功能包括: (1)模拟分析数字电路输出与输入之间的逻辑关系 (2)模拟分析数字电路的延迟特性。 　　(3)对同时包括有模拟元器件和数字单元的电路进行数模混合模拟，可同时显示出电路内部的模拟信号和数字信号波形分析结果。 (4)最坏情况逻辑模拟。对实际的IC产品，每个数字单元的延迟时间均有一定的范围。逻辑模拟时，每个数字单元的延迟特性均取其标称值。在同时考虑每个数字单元延迟时间的最大/最小极限值的组合时，将构成最坏情况。针对这种情况进行的逻辑模拟，称之为最坏情况逻辑模拟。 (5)检查数字电路中是否存在时序异常和冒险竞争现象。 2·电路节点分类 PSpice软件对电路进行模拟分析时，根据与节点相连元器件类型的不同，将电路内部节点分为3类： (1)模拟型节点: 如果与节点相连的元器件均为模拟器件，则该节点为模拟型节点。第三章和第四章介绍的模拟电路内部的所有节点都是模拟型节点。 （2）数字型节点: 与该节点相连的都是数字器件，数字电路内部只包括数字型节点。 (3)接口型节点: 如果与节点相连的元器件中既有模拟器件，又有数字器件，则这类节点称为接口型节点。PSpice在分析数模混合电路时，自动用一个数/模或模/数接口转换电路代替这类节点。采用这种接口电路后，整个数模混合电路就被分成了若干部分，每一部分将是单纯的数字电路或模拟电路。 3. 数字型节点逻辑状态(States) PSpice支持的数字信号可包括6类逻辑状态，如表7-1所示。 　　对模拟电路，PSpice模拟计算各个节点电压信号波形; 对数字电路，PSpice模拟计算每一个节点的逻辑状态随时间的变化。用Probe程序显示分析逻辑模拟结果时，不同逻辑状态的显示情况如图7-1所示。 　　　逻辑状态并非必然对应于某一个特定的或稳定的电压值。例如逻辑状态1和0只分别表示节点电压处于由特定数字器件决定的高电平和低电平电压范围内。逻辑状态R和F只表示节点电压处于由特定数字器件决定的低电平阈值电压和高电平阈值电压之间，并不分别说明该节点电压正以某一特定斜率上升和下降。 4·逻辑强度(Strength) 在逻辑模拟过程中，除要考虑数字信号的逻辑状态外，对每一种逻辑状态还要考虑其强度。当不同强度的数字信号作用于同一个节点时，该节点的逻辑状态由强度最强的 那个数字信号决定。如果作用于某一节点的几个数字信号的逻辑状态不同，但强度相同，则该节点的逻辑状态为X, 即不确定。 PSpice内部将数字信号的强度按从弱到强顺序分为0，1，…，63共64级。最强的是由外加激励信号提供的激励信号电平。最弱的是Z(高阻)。处于禁止（disabled）状态的三态门或输出端为集电极开路结构的器件的输出强度即为Z。 例如，在数宇电路中使用很广泛的总线(Bus)，通常与多个三态门驱动电路的输出相连。在正常工作时，这些三态门中只有一个处于驱动状态，其余的均为高阻输出。总线上的逻辑电平将由处于驱动状态的三态门的输出电平决定。 5·传输延迟（ Propagation Delay） 除逻辑功能外，传输延迟是一个逻辑单元的重要特性参数。对不同的逻辑单元，描述其传输延迟特性的延迟时间参数名称 和个数不完全相同。但从逻辑模拟角度考虑，为了使模拟结果更符合实际情沉，在数字电路特性数据库中，对每一个延迟时间参数均给出最小延迟时间、典型延迟时间和最大延迟时间3个数据。 在逻辑模拟过程中，用户可根据需要，选用不同的延迟时间数值。 6·激励信号 (Stimulus) 为了进行逻辑模拟，必须在数字电路输入端施加激励信号。Pspice A/D进行逻辑模拟时采用的激励信号有3类: （1）时钟信号(Clock Stimulus): 是一种规则的一位周期信号， 因此产生方法最简单。 (2)一般激励信号(Digital Signal Stimulus): 也是一种位信号，但其波形变化不像时钟信号那样简单。 （3）总线激励信号（D