5.4常用时序逻辑功能器件.pptVIP

时钟方程： 时序图 FF0每输入一个时钟脉冲翻转一次， FF1在Q0由0变1时翻转， FF2在Q1由0变1时翻转。 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。 驱动方程： 电路图 二进制异步计数器级间连接规律 4位集成二进制异步加法计数器74LS197 ①RD=0时异步清零。 ②RD=1、LD=0时异步置数。 ③RD=LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。 二、十进制计数器 1、十进制同步计数器 状态图 十进制同步加法计数器 电路能够自启动 电路能够自启动 十进制同步减法计数器 十进制同步可逆计数器 集成十进制同步计数器 集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 74190是单时钟集成十进制同步可逆计数器，其引脚排列图和