-高性能计算研究室.PPT

パイプラインプロセッサ設計によるプロセッサデバッガの評価 高性能計算研究室 M1　井手　純一 2008/7/30 研究目的 卒業研究の続き 　－　パイプラインプロセッサ設計 プロセッサデバッガの評価 発表内容 パイプラインプロセッサの設計 　　－　ハザードと解決手法 パイプラインプロセッサの検証と評価 プロセッサデバッガの評価 まとめと今後の課題 IM DM PC RF ADD M U X 1 CU ＋１ M U X 2 M U X 4 imm rs rt rd ADD M U X 3 フォワーディングユニット M U X 5 ハザード検出 　　IF ID 　 EX 　MEM 　 WB データハザードと制御ハザード データハザード 　　－　RAW(Read After Write)ハザード 制御ハザード 　　－　分岐によるハザード IF ID EX MEM WB IF ID EX MEM WB IF ID ID ID EX MEM WB R3　←　R1　＋　R2 R6　←　R4　＋　R5 R8　←　R3　＋　R7 1 2 3 4 5 6 7 8 9 ストール IF ID EX MEM WB IF IF ID EX MEM WB 1 2 3 4 5 6 7 ストール ?条件確定がEXステージ IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB 　　　　　　　　　　　　　　　　　? 　　　　　　　　　　　　　　　　　? 　　　　　　　　　　　　　　　　　? 　　　　　　分岐命令　　 　　　　　　後続命令1 　　　　　　分岐先、又は後続命令2 　　　　　　　　　　　　　　　 　　　　　　　　　　　 　　　　　　　　　　　 　　　　　　　　　　　 ハザードの解決手法1 データハザード 　　－　フォワーディング(EXステージのMUXを利用） 制御ハザード 　　－　分岐条件を待たずに実行 IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB R3　←　R1　＋　R2 R5　←　R3　＋　R4 R7　←　R3　＋　R6 ?分岐する場合後続命令をフラッシュ ?分岐しない場合は遅れ無し IF ID EX MEM WB IF IF ID EX MEM WB 　　　　　　　　　　　　　　　　　 ? 　　　　 ストール　　　　　　　　 ? 命令1：LD　$1　0 命令2：SGTI　$0　$2　1 命令3：BEQZ　$0　FIN2 　　　　　? 　　　　　? CLK ハザードの解決手法2 ストールでの解決1 　－　ロード遅延 命令1：LD　$1　0 命令2：SGTI　$0　$1　1 命令3：BEQZ　$0　FIN2 命令4：SUBI　$3　$2　1 　　　　　? 　　　　　? ?$1はDMから出力 フォワーディング不可能 DM M U X 2 M U X 4 M U X 3 フォワーディングユニット ?IFステージをストール IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB IF ID ID EX MEM WB 　　　　　　　　　　　　　　　　　? 　　　　　　　　　　　　　　　　　? ストール 命令1：LD　$1　0 命令2：SGTI　$0　$2　1 命令3：BEQZ　$0　FIN2 命令4：SUBI　$3　$1　1 　　　　　? 　　　　　? CLK $1の値格納 ストールでの解決2 ?　$1の値は6クロック目の立ち上がりで格納 　　－　フォワーディング不可 　　－　命令4のIDステージをストール 1 2 3 4 5 6 パイプラインプロセッサの評価 プログラム シングル マルチ パイプライン Nまでの和 N=10 44 164 66 階乗(N!) N=8 163 603 247 最大公約数 574,329 92 340 143 除算 27/2 65 240 110 根の判別 2X2+12X+18 153 552 255 ◆クロックサイクル数 SARIS 最高動作周波数(MHZ) CPI シングル 21.2 1 マルチ 66.3 3.7 パイプライン 39.9 1.5 ◆動作周波数とCPI ?パイプラインはシングルの約1.9倍、マルチはシングルの約3.1倍 ?パイプラインがプログラムの処理速度が一番速い プロセッサデバッガの評価 ◆スライス数におけるFPGA使用率(%) MONI SARIS シングル 89 83 マルチ 99 85 パイプライン 89 考察 　－ MONIマルチでは使用率残り1% 　－ MONIはSARISの約2倍の命令が用意されている 　－ 32bit以上の