集成电路测试技术新进展解决方案.ppt

上海华岭集成电路技术股份有限公司 * 2011年集成电路测试技术新进展 上海华岭集成电路技术股份有限公司 All Rights Reserved – Sino IC Technology Co., Ltd. 目录 集成电路趋势与测试 测试成本与经济性 本土化测试解决方案 目录 集成电路趋势与测试 测试成本与经济性 本土化测试解决方案 IC趋势对测试的挑战 --- 高速接口1 高速接口趋势（来源：ITRS） 计算、网络、消费电子中接口带宽不断提高 作为SOC集成的一个IP，GBps / GHz高速接口得到大量的应用 PCIe hyper-transport QPI GDDR DisplayPort DDR USB Infiniband SATA SAS Fiber channel Gigabit Ethernet XAUI SONET OUT OIF/CEI …… IC趋势对测试的挑战 --- 高速接口2 测试板上的Golden器件 Golden Device on Test Board 高速接口测试 测试模块 Test Modules 外部接线的回环 External Wired Loopback 辅以DFT的数字回环 DFT assist Digital Loopback 外部仪表 External Instrumentation 外部有源回环 External Active Loopback 高端ATE的选件 High end ATE pin cards 内部数字回环 Internal Digital Loopback IC趋势对测试的挑战 --- 高集成度1 MCP 多芯片封装 3D封装 TSV SoC 系统级芯片 SiP 系统级封装 IC趋势对测试的挑战 --- 高集成度2 新兴技术集成（MEMS、光） 多管芯/多层三维硅技术 TSV(直通矽晶穿孔封装技术) 容错体系和协议 多个核心 多种类型I/O和电源 DFT，尤其是Analog/Mixed-Signal/RF DFT 并发测试 自适应测试，动态测试流程 Adaptive Test White Paper 测试数据产业链反馈整合 测试流程中IC定制/冗余修复 晶圆级RF测试，全特性测试 可能增加的测试环节 pre-bond test mid-bond test post-bond test final test 目录 集成电路趋势与测试 测试成本与经济性 本土化测试解决方案 测试成本经济性 --- 影响因素及对策 数据量，诊断，良率学习和可追溯性 接口方面的开支 新封装技术的测试需求 新缺陷类型和可靠性问题 测试时间和故障覆盖率 测试程序开发费用 ATE利用率 ATE费用和接口部件支出 更先进的嵌入式仪器 新连接技术 系统级测试，以检测潜在的缺陷及修复 内置容错设计 单台ATE测试多晶圆 服务器数据集中处理 并行测试和减少引脚数量 结构测试和扫描测试 压缩BIST和DFT 良率学习与自适应测试 并发测试 晶圆级全速测试 测试成本经济性 --- 并行测试 多管芯并行测试并行数 　 2011 2012 2013 2014 高性能 MPU, ASIC (MPU的I/O 数目250个，ASIC的I/O数目在100个) 晶圆测试 4 4 4 4 成品测试 4 4 8 8 SoC (I/O 数目500个) 晶圆测试 4 4 4 8 成品测试 4 4 4 8 低性能 MCU, MPU, ASIC (I/O 数目100个) 晶圆测试 32 64 64 64 成品测试 16 32 32 32 混合信号通信芯片 晶圆测试 4 8 8 8 成品测试 8 16 16 16 DRAM 存储器 晶圆测试 1152 1152 1536 1536 成品测试 1024 1024 2048 2048 Flash 存储器 晶圆测试 1024 1024 1536 1536 成品测试 1024 2048 2048 2048 射频 晶圆测试 4 8 8 16 成品测试 8 16 16 16 昂贵的接口成本 昂贵的测试通道或电源开销 低的并行效率 并行测试效率在规模生产中的作用（来源：ITRS） 测试成本经济性 --- 并发测试 支持并发测试的测试仪器 支持并发测试的软件 复杂的信号接入机制 信号串扰 电源管理 …… 测试成本经济性 --- 自适应测试 自适应测试架构和流程（来源：ITRS） 实时监测测试结果，动态改变测试流程-添加或删除测试，并有选择地执行更多的良率学习的表征和诊断数据收集； 测试后的测试结果的统计分析（例如，整个晶圆或批次） ，以更好地识别离群或特立独行的事件，可能会导致DPM或可靠性故障； 从一个步骤到另一个反馈测试结果以优化测试或重点筛查；