用于先进PCB制造技术的堆叠封装技术研究.docVIP

用于先进PCB制造技术的堆叠封装技术研究 　　摘要：球栅阵列封装器件和芯片尺寸封装器件的研究和应用使得印刷电路板的组装密度和性能得到了提高，达到了二维组装密度的极限。但如同之前的通孔直插器件和表面贴装器件一样，它们在电学、机械、热性能、尺寸、质量和可靠性方面达到最大值。目前，3D多芯片堆叠组装正在成为未来先进印刷电路板制造工艺的发展方向。按照结构特征可把其分为芯片堆叠封装和封装堆叠封装，重点对其中成本最低、性能最先进的元器件堆叠封装技术进行了研究 Abstract: Research and application of BGA and CSP improve the PCB assembly density. 2D packaging is entering its end in assembly density. Like THD and SMD before, both BGA and CSP are reaching its own impasse in terms of maximizing its electrical, mechanical, thermal performances, size, weight, and reliability. Now, 3D multi-chip packages are the next phase for its future use in advanced PCB manufacturing process. They can be classified into chip level and package level stacking. So, package-on-package, a type of 3D package level stacking, which is lowest-cost and most advanced in performance, is to be studied in this paper. 关键词：3D封装；多芯片封装；堆叠封装；元器件堆叠 Key words: 3D packaging；multi-chip package；stacked packaging；package on package 中图分类号：TH6文献标识码：A文章编号：1006-4311（2010）34-0039-02 0引言 3D封装的目的是在更小、更薄的电路封装内集成更多的功能[1]。这样可以降低成本，提高设计的灵活性，缩短从设计到应用的时间，增强电子产品的可靠性，改善其电气、机械性能，只需要付出很小的代价，就可以取得显而易见的效果 尽管如此，3D封装仍要面对在更薄的封装内放置晶片和在单一的封装内集成多个芯片的挑战。元器件堆叠装配（PoP，Package on Package）是应用于PCB装配过程的3D封装方式，在其内部一种经过测试的封装堆叠在另一个经过完全测试的封装上面，与其它方式相比，它提供了一种强有力的多芯片堆叠组装解决方案，当然，这里面也有一些平衡，例如，对于3D PoP封装，为了减小裸晶的厚度，晶圆需要进行减薄和切割，在这个过程中，晶圆的翘曲变形也是很严重的问题。而且，在介质层中要布置顶层晶片和底层晶片之间合适的连线，这会增加3D组装的厚度，增加连线的长度，最终会影响到电子产品的电气性能 在PCB制造过程中集成3D PoP封装工艺会使整个封装过程在元器件、仿真、设备方面得到极大的延伸，而在测试上的花费、制造过程的复杂程度、仿真的可靠性都驱动着堆叠封装从裸晶堆叠向PoP发展 1堆叠封装技术现状 由于堆叠封装技术出现的时间还不久，目前尚没有业界公认的统一标准，各IC公司和封装厂商根据自己的专利、技术和理解定义了众多与堆叠相关的封装种类，但每一种堆叠封装都侧重于某个特定的方面[2] 按照结构特征可把堆叠封装分为芯片堆叠封装（SCP，Stacked Chip Package；SDP，Stacked Dices Package）和封装堆叠封装（PiP，Package in Package Stacking；PoP）。SCP强调两个以上芯片的堆叠，它包含多芯片封装（MCP）、堆叠芯片尺寸封装（SCSP）、超薄堆叠芯片尺寸封装（UT－SCSP）等。PiP/PoP是强调一个封装在另一个封装上的堆叠 与封装堆叠相比，芯片堆叠采用先进的圆片减薄技术能获得更低的封装外形，但是在一些IC内由于良品率的影响和缺乏KGD，使封装IC必须进行3D配制下的预测试，且其功能相对单一，多用于存储器件[3]。富士通、英特尔、三星、现代等国际知名公司已经在手机、数码相机和便携式游戏机中大量使用采用芯片堆叠技术的MCP内存，