山大eda报告概要1.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
山大eda报告概要1

EDA 实验报告姓名:班级:电子信息工程一班学号:4选1数据选择器的设计一、实验目的 1.学习EDA软件的基本操作。 2.学习使用原理图进行设计输入。 3.初步掌握器件设计输入、编译、仿真和编程的过程。 4.学习实验开发系统的使用方法。二、实验仪器与器材 1.EDA开发软件一套 2.微机一台 3.实验开发系统一台 4.打印机一台三、实验说明本次设计用基本门电路实现。设计好电路图,用顶层化设计画出电路,然后仿真,分配管脚,得以实现。本实验通过使用基本门电路完成4选1数据选择器的设计,初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证,在实验开发系统上选择高、低电平开关作为输入,选择发光二极管显示输出电平值。本实验使用Quartus II 软件作为设计工具,要求熟悉Quartus II 软件的使用环境和基本操作,如设计输入、编译和适配的过程等。实验中的设计文件要求用原理图方法输入,实验时,注意原理图编辑器的使用方法。例如,元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。四、实验要求 1.完成4选1数据选择器的原理图输入并进行编译; 2.对设计的电路进行仿真验证; 3.编程下载并在实验开发系统上验证设计结果。五、实验结果4选1数据选择器的原理图:仿真波形图:管脚分配:实验二四位比较器实验14选1数据选择器的设计一、实验目的 1.学习EDA软件的基本操作。 2.学习使用原理图进行设计输入。 3.初步掌握器件设计输入、编译、仿真和编程的过程。 4.学习实验开发系统的使用方法。二、实验仪器与器材 1.EDA开发软件一套 2.微机一台 3.实验开发系统一台 4.打印机一台三、实验说明本次设计用基本门电路实现。设计好电路图,用顶层化设计画出电路,然后仿真,分配管脚,得以实现。本实验通过使用基本门电路完成4选1数据选择器的设计,初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证,在实验开发系统上选择高、低电平开关作为输入,选择发光二极管显示输出电平值。本实验使用Quartus II 软件作为设计工具,要求熟悉Quartus II 软件的使用环境和基本操作,如设计输入、编译和适配的过程等。实验中的设计文件要求用原理图方法输入,实验时,注意原理图编辑器的使用方法。例如,元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。四、实验要求 1.完成4选1数据选择器的原理图输入并进行编译; 2.对设计的电路进行仿真验证; 3.编程下载并在实验开发系统上验证设计结果。五、实验步骤及结果实现语言LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY seg7 IS PORT(a:IN STD_LOGIC_VECTOR(3 downto 0); 定义实体中的输入端口 b:OUT STD_LOGIC_VECTOR(6 downto 0) 定义输出端口 );END seg7;ARCHITECTURE behav OF seg7 IS BEGIN PROCESS(a) BEGIN CASE a IS 用case语句来选择不同的情况,对应不同的输出 WHEN0000 =b=1111110; WHEN0001 =b=0110000; WHEN0010 =b=1101101; WHEN0011 =b=1111001; WHEN0100 =b=0110011; WHEN0101 =b=1011011; WHEN0110 =b=1011111; WHEN0111 =b=1110000; WHEN1000 =b=1111111; WHEN1001 =b=1111011; WHEN OTHERS =b=0000000; END CASE; END PROCESS;END behav;最终结果七、管脚分配表表1程序的管脚分配表端口名使用模块信号对应 FPGA 管脚说明CLK时钟C13CLR复位P25低电平有效K1拨动开关 K1H8七位投票人的表决器K2拨动开关 K2J8K3拨动开关 K3J9K4拨动开关 K4A4K5拨动开关 K5B4K6拨动开关 K6A5K7拨动开关 K7

文档评论(0)

yaocen + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档